| 主权项 |
1.一种半导体装置,其特征在于具备有: 基板; 电容元件,是设在上述基板上面,是由电容下部电 极、绝缘性金属氧化物膜所构成之电容绝缘膜、 和由电容上部电极所构成之电容元件; 夹层绝缘膜,是设在上述电容元件上面,具有到达 上述电容上部电极之开口部的夹层绝缘膜; 金属配线,在上述夹层绝缘膜上面,介着上述开口 部与上述电容上部电极电气连接而设置,且具有钛 膜之金属配线;和 防止扩散膜,是设在上述电容上部电极和上述金属 配线之间,该防止扩散膜具有导电性,能防止构成 上述金属配线之钛膜的钛原子通过上述电容上部 电极,而扩散到上述电容绝缘膜。2.如申请专利范 围第1项之半导体装置,其中上述防止扩散膜是具 有导电性之金属氮化膜或是金属氧化膜。3.如申 请专利范围第1项之半导体装置,其中上述电容绝 缘膜是强电介质膜或是高电介质膜。4.如申请专 利范围第1项之半导体装置,上述钛膜是设在上述 金属配线下层,该钛膜是黏着层,能提升上述金属 配线和上述上部电极之黏着性,其中该半导体装置 之上述防止扩散膜是氮化钛膜。5.如申请专利范 围第1项之半导体装置,其中上述电容上部电极是 具有结晶粒晶界之结晶构造。6.一种半导体装置 制造方法,其特征在于具备有: 形成电容元件步骤,在基板上面,形成:由电容下部 电极、绝缘性金属氧化物膜所构成之电容绝缘膜 、和电容上部电极所构成之电容元件; 形成夹层绝缘膜步骤,在上述电容元件上面,形成 具有到达上述电容上部电极之接触孔的夹层绝缘 膜; 堆积导电性膜步骤,在含有上述接触孔之上述夹层 绝缘膜上面,全面地堆积能阻止钛原子通过之导电 性膜; 形成防止扩散膜步骤,对上述导电性膜,进行形成 图案,使位于至少在该导电性膜之上述接触孔内部 部分残存,形成由上述导电性膜所构成之防止扩散 膜;和 形成金属配线步骤,在上述夹层绝缘膜上面,介着 上述防止扩散膜,与上述电容上部电极电气连接, 形成具有钛膜之金属配线。7.一种半导体装置制 造方法,其特征在于具备有: 依序堆积导电性膜步骤,在基板上面,依序堆积第1 金属膜、绝缘性金属氧化物膜、第2金属膜和能阻 止钛原子通过之导电性膜; 形成防止扩散膜步骤,同相同之蚀刻掩膜,来对上 述第2金属膜和导电性膜形成图案,并形成:由上述 第2金属膜所构成之电容上部电极,和由上述导电 性膜所构成之防止扩散膜; 形成电容绝缘膜和电容下部电极步骤,对上述绝缘 性金属氧化膜进行形成图案来形成电容绝缘膜,且 ,对上述第1金属膜形成图案来形成电容下部电极; 形成夹层绝缘膜步骤,在上述电容下部电极,电容 绝缘膜和电容上部电极所构成之电容元件上面,形 成夹层绝缘膜,该夹层绝缘膜具有到达上述电容上 部电极之接触孔;和 形成金属配线步骤,在上述夹层绝缘膜上面,介着 上述防止扩散膜,与上述电容上部电极电气连接, 来形成具有钛膜之金属配线。8.一种半导体装置 制造方法,其特征在于具备有: 形成电容绝缘膜步骤,在基板上面,形成由电容下 部电极和绝缘性金属氧化物膜所构成之电容绝缘 膜; 堆积夹层绝缘膜步骤,在含有上述电容绝缘膜上面 之上述基板上面,于形成电容上部电极之领域,堆 积着具有开口部之夹层绝缘膜; 依序形成导电性膜步骤,在含有上述开口部之上述 夹层绝缘膜上面,全面地依序形成金属膜和能阻止 钛原子通过之导电性膜; 形成耐久图案步骤,在与上述导电性膜上面之上述 开口部对应部位,形成耐久图案; 形成电容上部电极和防止扩散膜步骤,对上述金属 膜和导电性膜,以上述耐久图案来作为掩膜而进行 乾蚀刻,藉着使位于上述金属膜和导电性膜之上述 开口部部分残存,来形成:由上述金属膜所构成之 上述电容上部电极、和由上述导电性膜所构成之 防止扩散膜;和 形成金属配线步骤,在除去上述耐久图案之后,在 上述夹层绝缘膜上面,介着上述防止扩散膜来与上 述电容上部电极电气连接,而形成具有钛膜之金属 配线。9.如申请专利范围第6-8项中之任一项的半 导体制造方法,其中上述导电性膜是具有导电性之 金属氮化膜或是金属氧化膜。10.如申请专利范围 第6-8项中之任一项的半导体装置制造方法,其中上 述电容绝缘膜是强电介质膜或是高电介质膜。11. 如申请专利范围第6-8项中之任一项的半导体装置 制造方法,其中上述钛膜是设在上述金属配线下层 ,该上述钛膜是黏着层,能提升上述金属配线和上 述电容上部电极的黏着性,其中,该半导体装置制 造方法之上述防止扩散膜是氮化钛膜。12.如申请 专利范围第6-8项中之任一项的半导体装置制造方 法,其中上述电容上部电极是具有结晶粒晶界之结 晶构造。图式简单说明: 第一图是与本发明之第1实施例有关的半导体装置 之截面图。 第二图是与本发明之第2实施例有关的半导体装置 之截面图。 第三图是截面图,是与本发明之第2实施例的变更 例有关的半导体装置。 第四图是截面图,是与本发明之第3实施例的半导 体装置有关。 第五图是截面图,是与本发明之第4实施例的半导 体装置有关。 第六图(a)-(c)是截面图,是图示与本发明之第1实施 例有关的半导体装置制造方法之各步骤。 第七图(a)-(c)是截面图,是图示与本发明之第1实施 例有关的半导体装置制造方法之各步骤。 第八图(a)-(c)是截面图,是图示与本发明之第2实施 例有关的半导体装置制造方法之各步骤。 第九图(a)-(c)是截面图,是图示与本发明之第2实施 例有关的半导体装置制造方法之各步骤。 第十图(a)-(e)是截面图,是图示与本发明之第3实施 例有关的半导体装置制造方法之各步骤。 第十一图(a)-(c)是截面图,是图示与本发明之第4实 施例有关的半导体装置制造方法之各步骤。 第十二图(a)-(c)是截面图,是图示与本发明之第4实 施例有关的半导体装置制造方法之各步骤。 第十三图是习知半导体装置之截面图。 第十四图(a)-(e)是截面图,是图示习知半导体装置 制造方法之各步骤。 |
