发明名称 METHOD FOR VERTICALLY INTEGRATING ACTIVE CIRCUIT PLANES AND VERTICALLY INTEGRATED CIRCUIT PRODUCED USING SAID METHOD
摘要 <p>Bei einem Verfahren zur vertikalen Integration von aktiven Schaltungsebenen wird zunächst ein erstes Substrat (4) mit zumindest einer integrierten Schaltung in einer ersten Hauptoberfläche desselben und mit Anschlußflächen (8) für die integrierte Schaltung auf der ersten Hauptoberfläche desselben und mit Außenanschlußflächen (10) bereitgestellt. Ein zweites Substrat (2) mit zumindest einer integrierten Schaltung in einer ersten Hauptoberfläche desselben und mit Anschlußflächen (6) für die integrierte Schaltung auf der ersten Hauptoberfläche desselben wird bereitgestellt. Die ersten Hauptoberflächen des ersten und des zweiten Substrats (4, 2) werden derart verbunden, daß die Anschlußflächen (8) des ersten Substrats (4) denen (6) des zweiten Substrats (2) elektrisch leitfähig verbunden sind. Anschließend wird das zweite Substrat (2) gedünnt, und die Außenanschlußflächen (10) werden freigelegt. Die so hergestellten Chips können mit standardmäßigen Verfahren weiterverarbeitet werden.</p>
申请公布号 WO2000035007(A1) 申请公布日期 2000.06.15
申请号 EP1999009540 申请日期 1999.12.06
申请人 发明人
分类号 主分类号
代理机构 代理人
主权项
地址
您可能感兴趣的专利