| 主权项 |
1.一种用以提供一处理器中串列化指令直接执行之系统,该处理器包括执行逻辑其具有一管线用以执行一非串列化指令,该系统包含:逻辑,与执行逻辑分离,用以执行串列化指令;以及一指令伫列,连接至该分离逻辑与执行逻辑,用以储存串列化与非串列化指令,提供非串列化指令给执行逻辑,并提供串列化指令给分离逻辑,以便在不提供管线下执行串列化指令。2.如申请专利范围第1项之系统,其中串列化指令提供给分离逻辑之前提供一非串列化指令给执行逻辑,执行逻辑已完成执行非串列化指令后,指令伫列才提供串列化指令给分离逻辑。3.如申请专利范围第2项之系统,更包含一浮动小数点状态及控制暂存器("FPSCR");以及其中串列化指令系一FPSCR指令而其中非串列化指令系一浮动小数点指令。4.如申请专利范围第3项之系统,其中分离逻辑包含:移动逻辑用以提供第一结果,若串列化指令写入FPSCR则提供第一结果给FPSCR。5.如申请专利范围第4项之系统,其中FPSCR包括许多状态旗标;以及而其中分离逻辑包含:状态旗标逻辑,连接至执行逻辑若已发生一例外则用以提供第二结果;选择器装置,连接至移动逻辑,状态旗标逻辑,与FPSCR,若串列化指令写入FPSCR而且是有效,则选择器装置用以提供第一结果,若串列化指令无效则选择器装置用以提供第二结果。6.如申请专利范围第5项之系统,其中选择器装置系一多工器。7.如申请专利范围第6项之系统,其中执行逻辑包含许多执行单元,各执行单元具有一执行单元管线。8.如申请专利范围第7项之系统,其中处理器包括一时脉,而其中选择逻辑在单一时脉周期中执行串列化指令。9.一种用以提供一处理器中串列化指令直接执行之方法,该处理器包括执行逻辑其具有一管线用以执行一非串列化指令,而逻辑与执行逻辑分离用以执行串列化指令,该方法包含以下步骤:a)认识串列化指令;b)认识非串列化指令;c)提供非串列化指令给执行逻辑;以及d)提供串列化指令给分离逻辑,以便在不提供管线下执行串列化指令。10.如申请专利范围第9项之方法,其中当步骤c)在步骤d)之前时,步骤d)即包含:d1)等待直到提供串列化指令给选择逻辑前,才完成非串列化指令。11.如申请专利范围第10项之方法,其中处理器更包括一浮动小数点状态及控制暂存器("FPSCR"),其中串列化指令系一FPSCR指令,而其中非串列化指令系一浮动小数点指令。12.如申请专利范围第11项之方法,其中处理器包括一时脉,该方法更包含在单一时脉周期中执行串列化指令之步骤。图式简单说明:第一图是包括浮动小数点单元的处理器之高层方块图。第二图是根据本方法及系统的浮动小数点单元的高层方块图。第三图的方块图说明一系统实施例用以执行根据本方法及系统的FPSCR指令。 |
