| 主权项 |
1.一种积体电路中熔丝接触窗的制作方法,其制程步骤包括有:a)于一包含有熔丝接点之基板上,形成并平坦化第一氧化层;b)形成一均匀被覆之蚀刻阻障层;c)形成并平坦化第一层间介电层,并于所述第一层间介电层中形成第一熔丝接触窗介层孔;d)于所述第一层间介电层之上与所述第一熔丝接触窗介层孔内侧,形成一均匀被覆之第一间隙壁保护层;e)回蚀刻所述第一间隙壁保护层,而在所述第一熔丝接触窗介层孔两侧形成第一间隙壁结构;f)于所述第一层间介电层之上,形成并定义第一金属层;g)形成并平坦化第二层间介电层,并于所述第二层间介电层中,形成第二熔丝接触窗介层孔与金属层间介层孔;h)于所述第二层间介电层之上与所述第二熔丝接触窗介层孔内侧,形成一均匀被覆之第二间隙壁保护层;i)回蚀刻所述第二间隙壁保护层,而在所述第二熔丝接触窗介层孔两侧形成第二间隙壁结构;j)于所述第二层间介电层之上,形成并定义第二金属层;k)形成并平坦化第三层间介电层,并于所述第三层间介电层中,形成第三熔丝接触窗介层孔与金属层间介层孔;l)于所述第三层间介电层之上与所述第三熔丝接触窗介层孔内侧,形成一均匀被覆之第三间隙壁保护层;m)回蚀刻所述第三间隙壁保护层,而在所述第三熔丝接触窗介层孔两侧形成第三间隙壁结构;n)于所述第三层间介电层之上,形成并定义第三金属层;o)于整个晶片上,形成并平坦化钝化保护层;p)以湿蚀刻方式去除所述第一、所述第二、所述第三间隙壁结构之间及所述蚀刻阻障层之上的所有的所述第一、所述第二、所述第三层间介电层与所述钝化保护层,而完成熔丝接触窗之制作。2.如申请专利范围第1项一种积体电路中熔丝接触窗的制作方法,其中步骤a.所述之基板,系为半导体基板。3.如申请专利范围第2项一种积体电路中熔丝接触窗的制作方法,其中所述之半导体基板,系为矽基板。4.如申请专利范围第2项一种积体电路中熔丝接触窗的制作方法,其中所述之半导体基板,系为化合物半导体基板。5.如申请专利范围第1项一种积体电路中熔丝接触窗的制作方法,其中步骤a.所述之第一氧化层,其厚度约介于3000A-6000A之间。6.如申请专利范围第1项一种积体电路中熔丝接触窗的制作方法,其中步骤b.所述之蚀刻阻障层,其组成可为复晶矽。7.如申请专利范围第1项一种积体电路中熔丝接触窗的制作方法,其中所述之第一间隙壁保护层,其组成可为金属钨。8.如申请专利范围第1项一种积体电路中熔丝接触窗的制作方法,其中所述之第一间隙壁保护层,其组成可为氮化矽。9.如申请专利范围第1项一种积体电路中熔丝接触窗的制作方法,其中所述之第二间隙壁保护层,其组成可为金属钨。10.如申请专利范围第1项一种积体电路中熔丝接触窗的制作方法,其中所述之第二间隙壁保护层,其组成可为氮化矽。11.如申请专利范围第1项一种积体电路中熔丝接触窗的制作方法,其中所述之第三间隙壁保护层,其组成可为金属钨。12.如申请专利范围第1项一种积体电路中熔丝接触窗的制作方法,其中所述之第三间隙壁保护层,其组成可为氮化矽。13.如申请专利范围第1项一种积体电路中熔丝接触窗的制作方法,其中步骤o.所述之钝化保护层,其组成可为氧化物与氮化矽之组合。14.如申请专利范围第1项一种积体电路中熔丝接触窗的制作方法,其中步骤p.所述之湿蚀刻方式,其湿蚀刻液之组成系为氢氟酸。图式简单说明:第一图A系为一16Mega Byte DRAM之上视示意图,显示主要元件区,备用元件区及缺陷区域之结构。第一图B系为习知技艺中熔丝接点位置与其相关结构的剖面结构图。第二图系为本发明制作进行中之剖面结构图,显示于一包括有基板、熔丝接点与第一氧化层之结构上,再形成一均匀被覆之蚀刻阻障层后的情形。第三图系为本发明制作进行中之剖面结构图,显示第二图之结构,再形成第一层间介电层与完成介层孔蚀刻后的情形。第四图系为本发明制作进行中之剖面结构图,显示第三图之结构,再形成一层均匀被覆之第一间隙壁保护层后的情形。第五图系为本发明制作进行中之剖面结构图,显示第四图之结构,经以回蚀刻方式蚀刻第一间隙壁保护层,而形成第一间隙壁结构后,再形成第一金属层后的情形。第六图系为本发明制作进行中之剖面结构图,显示第五图之结构,再形成第二层间介电层与完成介层孔蚀刻后的情形。第七图系为本发明制作进行中之剖面结构图,显示第六图之结构,经形成第二间隙壁结构后,再形成第二金属层后的情形。第八图系为本发明制作进行中之剖面结构图,显示第七图之结构,再形成第三层间介电层、第三间隙壁结构与第三金属层后的情形。第九图系为本发明制作进行中之剖面结构图,显示第八图之结构,经形成一平坦化之钝化层,再形成光阻图案后的情形。第十图系为本发明制作进行中之剖面结构图,显示第九图之结构,经以湿蚀刻方式,去除介层孔中之钝化层,第三、第二与第一层间介电层后的情形。 |
