| 摘要 |
<p>La présente invention concerne un système et un procédé permettant de réaliser une architecture de calcul à rendement élevé et soutenu. L'invention concerne plus particulièrement une architecture de matériel de traitement destiné au traitement des itérations des algorithmes répétitifs, chacune des itérations d'algorithmes s'exécutant pour un ensemble parallèle de données d'entrée d'algorithme. L'architecture comporte une mémoire agencée pour le stockage contigu des positions binaires des données d'entrée en parallèle des algorithmes. L'invention concerne également un module d'exécution parallèle comportant une pluralité d'unités fonctionnelles d'exécution, chacune de ces unités fonctionnelles d'exécution étant configurée pour l'exécution d'une fonction préalablement affectée imposée par l'algorithme pour des bits définis de chaque ensemble itératif parallèle de données d'entrée d'algorithme. Un module de gestion des flux de données, qui est couplé à la mémoire et au module d'exécution parallèle, est configuré, d'une part pour répliquer dans le matériel les constructions de commande et les évaluations d'expressions de l'algorithme, et d'autre part pour distribuer les données d'entrée de la pluralité d'unités fonctionnelles d'exécution en respectant les constructions de commandes et les évaluations d'expressions de l'algorithme.</p> |
