| 主权项 |
1.一种静态随机存取记忆体负载电阻之制造方法,包括下列步骤:提供一基底,该基底上已形成有半导体元件;形成一绝缘层,在该基底上,具有复数个接触开口;形成一耐熔性金属氧化层,在该绝缘层上;以及进行二阶段氢处理,选择性转换部分该耐熔性金属氧化层成为高阻値导体,选择性转换部分该耐熔性金属氧化层成为低阻値导体,而其他部分该耐熔性金属氧化层维持为绝缘体。2.如申请专利范围第1项所述之制造方法,其中,被转换成为高阻値导体之部分该耐熔性金属氧化层作为该负载电阻,被转换成为低阻値导体之部分该耐熔性金属氧化层作为一内连线。3.如申请专利范围第2项所述之制造方法,其中,该些接触开口裸露该半导体元件之源极/汲极区与闸极电极。4.如申请专利范围第1项所述之制造方法,其中,该耐熔性金属氧化层包括TiO2。5.如申请专利范围第1项所述之制造方法,其中,该耐熔性金属氧化层包括Ta2O5。6.如申请专利范围第1项所述之制造方法,其中,该耐熔性金属氧化层包括Fe2O3。7.如申请专利范围第1项所述之制造方法,其中,该耐熔性金属氧化层包括BaTiO3。8.如申请专利范围第1项所述之制造方法,其中,该二阶段氢处理包括氢电浆处理。9.如申请专利范围第1项所述之制造方法,其中,该二阶段氢处理包括氢热处理。10.如申请专利范围第1项所述之制造方法,其中,该二阶段氢处理更包括:形成一第一罩幕层,在该耐熔性金属氧化层上,裸露出部分该耐熔性金属氧化层,并以该第一罩幕层为罩幕,进行一第一阶段氢处理,使裸露之该耐熔性金属氧化层转换成为高阻値导体;移除该第一罩幕层;形成一第二罩幕层,在该耐熔性金属氧化层上,裸露出另一部分该耐熔性金属氧化层,并以该第二罩幕层为罩幕,进行一第二阶段氢处理,使裸露之该耐熔性金属氧化层转换成为低阻値导体;以及移除该第二罩幕层。11.如申请专利范围第10项所述之制造方法,其中,该第一阶段氢处理时间较该第二阶段氢处理时间为短。12.如申请专利范围第10项所述之制造方法,其中,该第一罩幕层包括光阻层。13.如申请专利范围第10项所述之制造方法,其中,该第一罩幕层包括扩散阻障层。14.如申请专利范围第10项所述之制造方法,其中,该第二罩幕层包括光阻层。15.如申请专利范围第10项所述之制造方法,其中,该第二罩幕层包括扩散阻障层。16.一种静态随机存取记忆体负载电阻之制造方法,包括下列步骤:提供一基底,该基底上已形成有半导体元件;形成一绝缘层,在该基底上,具有复数个接触开口;形成一耐熔性金属氧化层,在该绝缘层上;选择性移除部分该耐熔性金属氧化层;以及进行二阶段氢处理,选择性转换部分该耐熔性金属氧化层成为高阻値导体,选择性转换其他部分该耐熔性金属氧化层成为低阻値导体。17.如申请专利范围第16项所述之制造方法,其中,被转换成为高阻値导体之部分该耐熔性金属氧化层作为该负载电阻,被转换成为低阻値导体之另一部分该耐熔性金属氧化层作为一内连线。18.如申请专利范围第17项所述之制造方法,其中,该些接触开口裸露该半导体元件之源极/汲极区与闸极电极。19.如申请专利范围第16项所述之制造方法,其中,该耐熔性金属氧化层包括TiO2。20.如申请专利范围第16项所述之制造方法,其中,该耐熔性金属氧化层包括Ta2O5。21.如申请专利范围第16项所述之制造方法,其中,该耐熔性金属氧化层包括Fe2O3。22.如申请专利范围第16项所述之制造方法,其中,该耐熔性金属氧化层包括BaTiO3。23.如申请专利范围第16项所述之制造方法,其中,该二阶段氢处理包括氢电浆处理。24.如申请专利范围第16项所述之制造方法,其中,该二阶段氢处理包括氢热处理。25.如申请专利范围第16项所述之制造方法,其中,该二阶段氢处理更包括:形成一第一罩幕层,在该耐熔性金属氧化层上,裸露出部分该耐熔性金属氧化层,并以该第一罩幕层为罩幕,进行一第一阶段氢处理,使裸露之该耐熔性金属氧化层转换成为高阻値导体;移除该第一罩幕层;形成一第二罩幕层,在该耐熔性金属氧化层上,裸露出另一部分该耐熔性金属氧化层,并以该第二罩幕层为罩幕,进行一第二阶段氢处理,使裸露之该耐熔性金属氧化层转换成为低阻値导体;以及移除该第二罩幕层。26.如申请专利范围第25项所述之制造方法,其中,该第一阶段氢处理时间较该第二阶段氢处理时间为短。27.如申请专利范围第25项所述之制造方法,其中,该第一罩幕层包括光阻层。28.如申请专利范围第25项所述之制造方法,其中,该第一罩幕层包括扩散阻障层。29.如申请专利范围第25项所述之制造方法,其中,该第二罩幕层包括光阻层。30.如申请专利范围第25项所述之制造方法,其中,该第二罩幕层包括扩散阻障层。31.如申请专利范围第16项所述之制造方法,其中,该二阶段氢处理更包括:进行一第一阶段氢处理,使该耐熔性金属氧化层转换成为高阻値导体;形成一罩幕层,在该耐熔性金属氧化层上,裸露出部分该耐熔性金属氧化层,并以该罩幕层为罩幕,进行一第二阶段氢处理,使裸露之该耐熔性金属氧化层转换成为低阻値导体;以及移除该第二罩幕层。32.如申请专利范围第31项所述之制造方法,其中,该第一阶段氢处理时间较该第二阶段氢处理时间为短。33.如申请专利范围第31项所述之制造方法,其中,该罩幕层包括光阻层。34.如申请专利范围第31项所述之制造方法,其中,该罩幕层包括扩散阻障层。35.如申请专利范围第16项所述之制造方法,其中,以微影蚀刻方式,选择性移除部分该耐熔性金属氧化层。图式简单说明:第一图是一般SRAM记忆胞的电路图;第二图A至第二图J绘示一种习知SRAM之负载电阻的制造方法流程图;第三图A至第三图F绘示依照本发明第一较佳实施例之一种SRAM负载电阻之制造流程剖面示意图;第四图A至第四图F绘示依照本发明第二较佳实施例之一种SRAM负载电阻之制造流程剖面示意图;以及第五图A至第五图F绘示依照本发明第三较佳实施例之一种SRAM负载电阻之制造流程剖面示意图。 |
