用于半象素SAD产生的方法和装置

摘要

公开一种用于计算针对半象素的SAD值的新颖装置和方法。本发明以串行方式内插来自包含在一个搜索窗口(70)中的全象素的半象素值。随后这些半象素与在一个模板宏块中的象素相比较。随后产生差值并累加在寄存器中。该搜索窗口(70)和模板宏块象素被移位到FIFO装置中从而有多个加法器产生半象素值。锁存器(20、22、24、26、28)被用于存储和延迟该半象素值,以便输入到一组减法器。减法器计算该内插的半象素和该模板宏块象素之间的差值。该减法器的输出被累加而产生八个SAD值。

主权项

1.一种用于产生在包含在一个搜索窗口存储器中的全象素块与包含在一个预定义模板宏块存储器中的模板象素之间的半象素的绝对差值和(SAD)的一个装置，所述的装置包括：用于保持包含在所述的搜索窗口中的全象素的搜索窗口先进先出(FIFO)存储器装置；用于保持包含在所述的模板宏块中的模板象素的模板宏块FIFO装置；连接到所述的搜索窗口FIFO装置的内插装置，所述的内插装置用于计算环绕所述每一全象素的半象素值；连接到所述的内插装置和所述的模板宏块FIFO装置的减法装置，所述的减法装置用于计算在所述的半象素和所述的模板象素之间的差值；连接到所述的减法装置的绝对值装置，所述的绝对值装置用于产生所述的减法装置的输出的绝对值；连接到所述的绝对值装置的输出的累加器装置，所述的累加器装置用于保持由绝对值装置输出的用于每一半象素SAD值的绝对差值的和；以及，控制器装置，用于产生适当的控制信号以便使能所述的半象素SAD值的产生。