| 主权项 |
1.一种堆叠式电容之制造方法,提供一半导体基底上,而该半导体基底上包括一源/汲极,一闸极,一场氧化层,一第一氧化层覆盖住整个该半导体基底的表面,以及一复晶矽内连线,穿越该氧化层与该源/汲极电性相连,包括:形成并定义一复晶矽层,覆盖住该复晶矽内连线及部分的该第一氧化层;形成一第二氧化层,覆盖住整个该半导体基底的表面;回蚀该第二氧化层,以形成一第一间隙壁,覆盖住该复晶矽层的一侧壁;形成一第三氧化层,覆盖住整个该半导体基底的表面;回蚀该第三氧化层,以形成一第二间隙壁,包围住该第一间隙壁;以该第一间隙壁及该第二间隙壁为罩幕,对该复晶矽层进行蚀刻;移除该第一间隙壁及该第二间隙壁,以形成一下电极;形成一介电质层于该下电极的表面;以及形成一上电极于该介电质层上。2.如申请专利范围第1项所述之方法,其中该复晶矽内连线包括一金属插塞。3.如申请专利范围第1项所述之方法,其中下电极包括一复晶矽层。4.如申请专利范围第1项所述之方法,其中该第一间隙壁及该第二间隙壁是利用氟化氢作为蚀刻剂,以湿式蚀刻去除。5.一种堆叠式电容之制造方法,提供一半导体基底上,而该半导体基底上包括一源/汲极,一闸极,一场氧化层,一第一氧化层覆盖住整个该半导体基底的表面,以及一复晶矽内连线,穿越该氧化层与该源/汲极电性相连,包括:形成并定义一复晶矽层,覆盖住该复晶矽内连线及部分的该第一氧化层;形成一半球状矽晶粒层于整个该半导体基底的表面;形成一第二氧化层,覆盖住整个该半导体基底的表面;回蚀该第二氧化层,以形成一第一间隙壁,覆盖住该复晶矽层的一侧壁;移除该在该第一氧化层上,未被该第一间隙壁覆盖住的该半球状矽晶粒层;形成一第三氧化层,覆盖住整个该半导体基底的表面;回蚀该第三氧化层,以形成一第二间隙壁,包围住该第一间隙壁;以该第一间隙壁及该第二间隙壁为罩幕,对该复晶矽层进行蚀刻;移除该第一间隙壁及该第二间隙壁,以形成一下电极;形成一介电质层于该下电极的表面;以及形成一上电极于该介电质层上。6.如申请专利范围第5项所述之方法,其中该复晶矽内连线包括一金属插塞。7.如申请专利范围第5项所述之方法,其中下电极包括一复晶矽层。8.如申请专利范围第5项所述之方法,其中该第一间隙壁及该第二间隙壁是利用氟化氢作为蚀刻剂,以湿式蚀刻去除。9.一种堆叠式电容之制造方法,提供一半导体基底上,而该半导体基底上包括一源/汲极,一闸极,一场氧化层,一第一氧化层覆盖住整个该半导体基底的表面,以及一复晶矽内连线,穿越该氧化层与该源/汲极电性相连,包括:形成并定义一第一复晶矽层,覆盖住该复晶矽内连线及部分的该第一氧化层;形成一第二氧化层,覆盖住整个该半导体基底的表面;回蚀该第二氧化层,以形成一第一间隙壁,覆盖住该复晶矽层的一侧壁;形成一第三氧化层,覆盖住整个该半导体基底的表面;回蚀该第三氧化层,以形成一第二间隙壁,包围住该第一间隙壁;对该第一复晶矽层进行蚀刻,以去除未被该第一间隙壁及该第二间隙壁覆盖的复晶矽层;形成一第四氧化层于整个该半导体基底上;回蚀该第四氧化层,以形成一第三间隙壁,包围住该第二间隙壁;形成一状柱复晶矽层,与该第一复晶矽层合并成为一下电极;去除该第一间隙壁,该第二间隙壁,以及该第三间隙壁;形成一介电质层在该下电极的表面;以及形成一上电极于该介电质的表面上。10.如申请专利范围第9项所述之方法,其中该复晶矽内连线包括一金属插塞。11.如申请专利范围第9项所述之方法,其中下电极包括一复晶矽层。12.如申请专利范围第9项所述之方法,其中该第一间隙壁及该第二间隙壁是利用氟化氢作为蚀刻剂,以湿式蚀刻去除。13.一种堆叠式电容之制造方法,提供一半导体基底上,而该半导体基底上包括一源/汲极,一闸极,一场氧化层,一第一氧化层覆盖住整个该半导体基底的表面,以及一复晶矽内连线,穿越该氧化层与该源/汲极电性相连,包括:形成并定义一第一复晶矽层,覆盖住该复晶矽内连线及部分的该第一氧化层;形成一半球状矽晶粒层于整个该半导体基底上;形成一第二氧化层,覆盖住整个该半导体基底的表面;回蚀该第二氧化层,以形成一第一间隙壁,覆盖住该复晶矽层的一侧壁;移除在该第一氧化层上,未被该第一间隙壁覆盖住的该半球状矽晶粒层;形成一第三氧化层,覆盖住整个该半导体基底的表面;回蚀该第三氧化层,以形成一第二间隙壁,包围住该第一间隙壁;对该第一复晶矽层进行蚀刻,以去除未被该第一间隙壁及该第二间隙壁覆盖的复晶矽层;形成一第四氧化层于整个该半导体基底上;回蚀该第四氧化层,以形成一第三间隙壁,包围住该第二间隙壁;形成一状柱复晶矽层,与该第一复晶矽层合并成为一下电极;去除该第一间隙壁,该第二间隙壁,以及该第三间隙壁;形成一介电质层在该下电极的表面;以及形成一上电极于该介电质的表面上。14.如申请专利范围第13项所述之方法,其中该复晶矽内连线包括一金属插塞。15.如申请专利范围第13项所述之方法,其中下电极包括一复晶矽层。16.如申请专利范围第15项所述之方法,其中该第一间隙壁及该第二间隙壁是利用氟化氢作为蚀刻剂,以湿式蚀刻去除。17.一种堆叠式电容,在一半导体基底上,而该半导体基底又包括一源/汲极,一闸极,一场氧化层,一第一氧化层覆盖住整个该半导体基底的表面,以及一复晶矽内连线,穿越该氧化层与该源/汲极电性相连,包括:一剖面为叉状之下电极,与该复晶矽内连线电性相连;一介电质层,形成在该下电极之表面;以及一上电极,形成在该介电质层表面。18.如申请专利范第17项所述之堆叠式电容,其中剖面为叉状之该下电极包括一复晶矽层。19.如申请专利范围第17项之堆叠式电容,其中该下电极之外围侧壁表面,又覆盖了一层半球状矽晶粒层。20.如申请专利范围第17项之堆叠式电容,其中该上电极包括一复晶矽层。21.一种堆叠式电容,在一半导体基底上,而该半导体基底又包括一源/汲极,一闸极,一场氧化层,一第一氧化层覆盖住整个该半导体基底的表面,以及一复晶矽内连线,穿越该氧化层与该源/汲极电性相连,包括:一剖面为叉状之下电极,与该复晶矽内连线电性相连,且该下电极之外围侧面又覆盖了一层半球状矽晶粒层;一介电质层,形成在该下电极之表面;以及一上电极,形成在该介电质层表面。22.如申请专利范围第21项所述之堆叠式电容,其中剖面为叉状之该下电极包括一复晶矽层。23.如申请专利范围第21项之堆叠式电容,其中该上电极包括一复晶矽层。图式简单说明:第一图是动态随机存取记忆体元件的记忆体单元的电路示意图;第二图a至第二图c绘示为习知的一种动态随机存取记忆体堆叠式电容器的制造方法;第三图绘示为习知的一种动态随机存取记忆体堆叠式电容结构的剖面示意图;第四图a至第四图g绘示依照本发明第一实施例,利用自我对准方法,形成动态随机存取记忆体堆叠式电容结构的制造方法结构剖面图;以及第五图a至第五图c绘示出利用本发明第一实施例所形成的结构,进一步的使用自我对准方法而形成之电容结构剖面绘示图。 |
