| 主权项 |
1.一种避免互补式金氧半导体的井对闸极氧化层造成损害的方法,系在一元件上进行,其中该元件上至少一基底,包括一电性与该基底相反之井形成于该基底中、一闸极氧化层形成于该电性与该基底相反之井上、以及一闸极电极形成于该闸极氧化层之上,该方法包括下列步骤:形成一介电层覆盖于该元件上,该介电层具有一第一插塞耦接至该电性与该基底相反之井,及一第二插塞耦接至该基底;以及形成并定义一导电层于该介电层上,藉以桥接该第一插塞与该第二插塞。2.如申请专利范围第1项所述之方法,其中该介电层之材质为二氧化矽。3.如申请专利范围第1项所述之方法,其中该第一插塞与该第二插塞之材质为多晶矽。4.如申请专利范围第1项所述之方法,其中该第一插塞与该第二插塞之材质为金属。5.如申请专利范围第1项所述之方法,其中该导电层之材质为多晶矽。6.如申请专利范围第1项所述之方法,其中该导电层之材质为金属。7.一种避免互补式金氧半导体的井对闸极氧化层造成损害的方法,包括下列步骤:提供一基底,其中有一电性与该基底相反之井形成于该基底中,一闸极氧化层形成于该电性与该基底相反之井上,及一闸极电极形成于该闸极氧化层上;形成一介电层覆盖于该基底上;形成一第一插塞及一第二插塞,分别透过该介电层耦接至该电性与该基底相反之井与该基底;以及形成并定义一导电层于该介电层上,藉以桥接该第一插塞与该第二插塞。8.如申请专利范围第7项所述之方法,其中该介电层之材质为二氧化矽。9.如申请专利范围第7项所述之方法,其中该第一插塞与该第二插塞之材质为多晶矽。10.如申请专利范围第7项所述之方法,其中该第一插塞与该第二插塞之材质为金属。11.如申请专利范围第7项所述之方法,其中该导电层之材质为多晶矽。12.如申请专利范围第7项所述之方法,其中该导电层之材质为金属。图式简单说明:第一图A至第一图C绘示为依照本发明一较佳实施例的元件剖面简单示意图。 |
