| 主权项 |
1.一种内建快闪记忆体之单晶片微控制器,包括一中央处理器单元及一记忆体装置,而该记忆体装置设有一快闪式可抹除且可程式唯读记忆体(flash EPROM)及一静态随机存取记忆体(SRAM);该快闪记忆体之读取动作,系根据一读取位址,直接将对应资料由资料滙流排,送至一目的暂存器;而该快闪记忆体之写入/清除动作,则是将一写入位址及一写入资料,暂存于一资料/位址暂存器中,待写入/清除动作完成一预定时间后比较该快闪记忆体及该资料/位址暂存器之资料,藉以确认写入/清除动作之完成。2.如申请专利范围第1项所述之单晶片微控制器,其中,该快闪式可抹除且可程式唯读记忆体系由复数记忆体区块组成,其分享共同位址且由一区块选择信号选择并致能。3.如申请专利范围第2项所述之单晶片微控制器,其中,该区块选择信号保存放于一区块参数暂存器中,对应于不同之记忆体区块。4.如申请专利范围第1项所述之单晶片微控制器,其中更包括一比较器,用以在写入/清除动作后一预定时间后比较该快闪式可抹除且可程式唯读记忆体之内容及该资料/位址暂存器之资料,并将其结果存放于一写入/清除暂存器中。5.一种单晶片微控制器,包括:一中央处理器单元;一输入输出埠;以及一记忆体装置,具有一快闪记忆体及一随机存取记忆体,该快闪记忆体之读取动作,系根据一读取位址,直接将对应资料由资料滙流排,送至一目的暂存器,而该快闪记忆体之写入/清除动作,则是自该输入输出埠读入一写入位址及一写入资料,并将其暂存于一资料/位址暂存器中,待写入/清除动作完成一预定时间后比较该快闪记忆体及该资料/位址暂存器之资料,藉以确认写入/清除动作之完成。6.如申请专利范围第5项所述之单晶片微控制器,其中,该快闪记忆体系一可抹除且可程式唯读记忆体。7.如申请专利范围第6项所述之单晶片微控制器,其中,该快闪记忆体可由复数记忆体区块组成,并由一区块选择信号选取并致能。8.如申请专利范围第7项所述之单晶片微控制器,其中更包括一区块参数暂存器,用以储存该区块选择信号。9.如申请专利范围第7项所述之单晶片微控制器,其中更包括一写入/清除暂存器,用以储存写入/清除动作执行之结果。图式简单说明:第一图系本发明单晶片微控制器中记忆体装置之记忆体配置图;第二图系本发明单晶片微控制器将资料写入可抹除且可程式唯读记忆体之时序示意图;第三图系本发明单晶片微控制器自可抹除且可程式唯读记忆体读取资料之时序示意图;第四图A系本发明单晶片微控制器之内部架构图;以及第四图B系本发明单晶片微控制器中各控制信号之示意图。 |
