| 主权项 |
1.一种半导体元件,包含:一第一导电之半导体基体,在前该半导体基体一主要表面形成的第一和第二端点;分别连接该第一和第二端点之第一和第二接线层;一第二导体型之第一扩散层选择性地在该半导体基体之一主要表面上形成,且连接该第一接线层;一第一场效应电晶体,位在该半导体基体中,相对于该第一扩散层一预定距离,且其汲极或源极扩散曾连接该第二接线;一第二场效应电晶体,位在该半导体基体中,其与该第一扩散层之距离大于该预定距离,且其汲极或源极扩散层连接第二接线,在该第场效应电晶体从该第二接线层到汲极或源极扩散层之闸极一端连接该第二接线层之距离大于该第二场效应电晶体之距离。2.如申请专利范围第1项之半导体元件,其中该第一扩散层为场效应电晶体之汲极或源极扩散层。3.如申请专利范围第1项之半导体元件,其中该汲极或源极扩散层经一高溶点之金属连接该第二接线层。4.如申请专利范围第1项之半导体元件,其中该汲极或源极扩散层经一多晶矽层连接该第二接线层。5.如申请专利范围第1项之半导体元件,其中在该第一场效应电晶体中,从汲极或源极扩散层和该第二接线层之间的连接部位到该闸极之距离,大于该第二场效应电晶体之距离。6.如申请专利范围第1项之半导体元件,其中各该第一和第二端点或为电源端,或为接地端。7.申请专利范围第1项之半导体元件,其中该第一端点为半导体积体电路元件之讯号输入端,而该第二端点则是电源端和接地端其中之一,且该第一扩散层为一输入保护电阻器。8.一种半导体元件,包含:一第二导体型之第一扩散层设置在第一导电型之半导体层上;一第二导电型之第二扩散层设置在该第二扩散层之对立处;一第一电源线连接该第二扩散层;一第三扩散层位置离该第一扩散层之距离大于该第一扩散层和该第二扩散层间之距离;以及一第二电源线连接该第三扩散层,该第二扩散层和该第一电源线之间连接阻抗大于该第三扩散层和该第二电源线之间连接阻抗。9.如申请专利范围第8项之半导体元件,其中该半导体层为设置在半导体基板一主要表面上之井。10.一种半导体元件,包含:一第二导电型之第一扩散层设置在第一导电型之半导体基板上;一场效应电晶体具第二导电型之源极汲极扩散层,一闸极和第二导电型之汲极或源极扩散层;一内部电路接线连接该源极或汲极扩散层;以及一电源线连接该汲极或源极扩散层,该汲极或源极扩散层和该电源线之连接阻抗大于该源极或汲极扩散层和该内部电路线间之连接阻抗。11.一种半导体元件,包含:一第二导电型之第一扩散层在第一导电型之半导体基板上;一场效应电晶体设置在该第一扩散层之对应处,且具第二导电型之源极扩散层和汲极扩散层,以及一闸极设置在该源极和汲极扩散层之间;一电源线以第一触点开口连接该源极扩散层或该汲极扩散层;一内部电路线经由第二触点开口连接该汲极扩散层或该源极扩散层;一该第一触点开口和该闸极之间的距离大于该第二触点开口和该闸极之间的距离。12.一种半导体元件,包含:一第二导电型之第一扩散层连接第一电源线,设置在第一导电型之半导体基板上;一第二导电型之第二扩散层连接第二电源线,设置在该第一扩散层之对立处;以及一第二导电型之第三扩散层连接内部电路线,该第一电源线和该第一扩散层之间的连接阻抗与该第二电源线和该第二扩散层之间的连接阻抗均大于该内部电路线和该第三扩散层之间的连接阻抗。图式简单说明:第一图为根据本发明之半导体基体电路元件一实例布局之图示;第二图为沿第一图线A-A之断面图;第三图为沿第一图线B-B之断面图;第四图为根据本发明另一半导体基体电路元件之实例布局之图示;第五图为沿第四图线C-C之断面图;第六图为根据本发明又一半导体基体电路元件之实例布局之图示;第七图为沿第六图线D-D之断面图;第八图为根据本发明再一半导体基体电路元件之实例布局之图示;第九图为沿第八图线E-E之断面图;第十图为传统半导体基体电路布局之图示;第十一图为另一传统半导体基体电路布局之图示;以及第十二图为又一传统半导体基体电路布局之图示。 |
