首页 产品 黄页 商标 征信
会员服务 注册 登录 
全部
 |
企业名
 |
法人/股东/高管
 |
品牌/产品
 |
地址
 |
经营范围
发明名称 FORMAL VERIFICATION DEVICE AND METHOD FOR SEQUENTIAL CIRCUIT
摘要
申请公布号 JPH11328237(A) 申请公布日期 1999.11.30
申请号 JP19980129077 申请日期 1998.05.12
申请人 NEC CORP 发明人 YOSHIKAWA HIROSHI
分类号 G01R31/28;G06F17/50;H01L21/82;(IPC1-7):G06F17/50 主分类号 G01R31/28
代理机构 代理人
主权项
地址
您可能感兴趣的专利
©  2024 传众  czvv.com