发明名称 改进的动态随机存取存储电路及其方法
摘要 具有穿层结构的存储电路,包括在其上具有位线和字线的存储单元阵列,配置在存储单元阵列附近的阵列读出放大器区域。穿层区域配置在存储单元阵列附近。存储电路还包括一组局部数据线和一组配置在穿层区域中的无触点部分内的主数据开关。存储电路还包括一组主数据线和一组主线-开关连接器,其中位线组、主数据线组、字线的低阻抗导体、局部数据线组和主线-开关连接器组由存储电路的至少四个不同的导体层制成。
申请公布号 CN1236171A 申请公布日期 1999.11.24
申请号 CN99104621.8 申请日期 1999.03.31
申请人 西门子公司 发明人 G·米勒
分类号 G11C11/40 主分类号 G11C11/40
代理机构 中国专利代理(香港)有限公司 代理人 邹光新;张志醒
主权项 1.具有穿层结构的存储电路,其中存储电路的字线包括穿层到其阻抗高于低阻抗导体的栅极导体部分的低阻抗导体,包括:存储单元阵列,在其上具有通常沿第一方向配置的位线,和通常沿基本垂直于第一方向的第二方向配置的字线;阵列读出放大器区域,配置在通常沿第一方向的存储单元阵列附近,阵列读出放大器区域具有多个与位线相连的阵列读出放大器;穿层区域,包括将低阻抗导体穿层到栅极导体的触点,穿层区域配置在通常沿第二方向的存储单元阵列附近;一组局部数据线,通常沿第二方向配置,并与多个阵列读出放大器相连;一组主数据开关,与局部数据线组相连,主数据开关配置在靠近通常沿第二方向的阵列读出放大器区域的穿层区域中的无触点部分内;一组主数据线,通常沿第一方向配置;和一组主线-开关连接器,通常沿第二方向配置,并将主数据线组连接到主数据开关组,其中位线组、主数据线组、字线的低阻抗导体、局部数据线组和主线-开关连接器组至少由存储电路的四个不同的导体层制成。
地址 联邦德国慕尼黑