半导体元件浅沟槽隔离区氧化层之填充方法

摘要

随着半导体制程技术进入四分之一微米(quarter-micr on)甚至更细微线宽尺寸领域后，浅沟槽隔离区(shallow trench isolation)制程便逐渐被采用来取代传统的局部矽氧化(LOCOS)制程。然而，随着设计线宽(design rule)持续缩小化，如何充分填满日益狭窄的沟槽已成为该项技术的一大挑战。目前，O3-TEOS氧化层制程是经证实具有良好沟槽填充性质(gapfilling)的技术之一，但是当吾人以次常压化学气相沈积(SACVD)程序来沈积O3-TEOS氧化层时，却因为沟槽底部和侧壁上当内衬用的热氧化层(thermal oxide)之影响，降低了O3-TEOS氧化层的沈积速率，使得制程时间拉长而增加生产成本。因此，本发明提出一种半导体元件浅沟槽隔离区氧化层的改良填充方法，其于形成内衬热氧化层之后，增加施行一氧化亚氮(N2O)电浆处理，并且以矽甲烷(SiH4)作为反应物，利用电浆加强气相沈积(PECVD)程序形成一薄的底部氧化层。之后，再施行一般的次常压化学气相沈积程序，以形成O3-TEOS氧化层于底部氧化层表面上并填满浅沟槽，完成填充隔离区氧化层的制程。经由上述氧化亚氮(N2O)电浆处理，可有效提高O3-TEOS氧化层的沈积速率，而新增薄的底部氧化层则可提供一良好的晶种层(seed-layer)，避免后续沈积之O3-TEOS氧化层产生孔洞。

主权项

1.一种半导体元件浅沟槽隔离区(shallow trench isolation)氧化层之填充方法,包括下列步骤:形成一遮蔽层于一半导体基底表面上,并定义其图案以露出该半导体基底欲形成元件隔离区的部分;利用该遮蔽层图案当作罩幕,蚀刻该半导体基底达一定深度以形成浅沟槽;施行一热氧化成长程序,以形成一内衬热氧化层于该浅沟槽的底部和侧壁上;对该内衬热氧化层施行氧化亚氮(N2O)电浆处理;施行一电浆加强化学气相沈积(PECVD)程序,其使用矽甲烷(SiH4)作为反应物,以于该内衬热氧化层和该遮蔽层露出的表面上形成一薄的底部氧化层;以及施行一次常压化学气相沈积(SACVD)程序,以形成一隔离区氧化层覆于该底部氧化层上并填满该浅沟槽。2.如申请专利范围第1项所述一种半导体元件浅沟槽隔离区氧化层之填充方法,其中该遮蔽层系包括一垫氧化层(pad oxide)和一氮化矽层。3.如申请专利范围第2项所述一种半导体元件浅沟槽隔离区氧化层之填充方法,其中该垫氧化层的厚度系介于50A和200A之间。4.如申请专利范围第2项所述一种半导体元件浅沟槽隔离区氧化层之填充方法,其中该氮化矽层的厚度系介于500A和2000A之间。5.如申请专利范围第1项所述一种半导体元件浅沟槽隔离区氧化层之填充方法,其中该浅沟槽的深度系介于3500A和5000A之间。6.如申请专利范围第1项所述一种半导体元件浅沟槽隔离区氧化层之填充方法,其中该内衬热氧化层的厚度约为180A。7.如申请专利范围第1项所述一种半导体元件浅沟槽隔离区氧化层之填充方法,其中该氧化亚氮(N2O)电浆处理的时间系介于20和60秒之间。8.如申请专利范围第1项所述一种半导体元件浅沟槽隔离区氧化层之填充方法,其中该底部氧化层的沈积厚度系介于200A和500A之间。9.如申请专利范围第1项所述一种半导体元件浅沟槽隔离区氧化层之填充方法,其中该次常压化学气相沈积程序,系于温度约为400℃、压力约为450 Torr条件下,利用臭氧(O3)和四乙氧基矽甲烷(TEOS)作为反应物而形成该隔离区氧化层。图式简单说明:第一图A至第一图C为一系列剖面图,绘示一习知O3-TEOS氧化层形成浅沟槽隔离区的制造流程;以及第二图A至第二图C为一系列剖面图,绘示根据本发明改良方法一较佳实施例的制造流程。