| 主权项 |
1.一种制造具有SOI(半导体在绝缘体上)结构之半导体装置的方法,包括:一半导体基板,具有一主要表面;一绝缘层,在半导体基板之主要表面上形成;一半导体层,在绝缘层之上形成且具有元件形成区;一通道区,在半导体层之元件形成区中形成,该通道区具有第一种导电型式;一杂质注射区,在半导体层之底部部分形成,该杂质注射区具有和第一种导电型式相反之第二种导电型式;一对第一种导电型式之杂质扩散区,其形成夹住了元件形成区中的通道区;一闸电极,在通道区上形成,并且闸极绝缘层插入当中;一对第一种导电型式之扩散区延伸,分别在元件形成区中杂质扩散区之下形成,该扩散区延伸对杂质扩散区而言,具有相对低的掺杂浓度;以及一对第二种导电型式之注射区延伸,在元件形成区中杂质注射区之两端形成,且置于分别之扩散区延伸和杂质注射区之间,其中一对PN接合分别在杂质扩散区之下形成,且每个PN接合由每个扩散区延伸和邻近的每个注射区延伸所组成;且其中注射区延伸对杂质注射区而言,具有相对高的掺杂浓度。2.如申请专利范围第1项之半导体装置,其中该半导体层具有大于约1400A之厚度。3.如申请专利范围第1项之半导体装置,其中所有的扩散区延伸,注射区延伸,和杂质注射区之形成,均和绝缘层直接接触。4.一种制造具有SOI(半导体在绝缘体上)结构之半导体装置之方法,包含的步骤有:于半导体基板之主要表面上形成半导体层,并且绝缘层插入其中,以形成SOI基板;植入杂质到半导体层中,以形成杂质注射区直接和绝缘层接触;植入杂质到半导体层中,以便在第二种导电型式之杂质注射区上形成第一种导电型式之元件形成区;于元件形成区上形成闸极结构;利用闸极结构作为遮罩,植入杂质到元件形成区中,以便形成第一种导电型式之第一杂质注射层;利用闸极结构作为遮罩,植入杂质到元件形成区中,以便在第一杂质注射层之下形成第一种导电型式之第二杂质注射层;利用闸极结构作为遮罩,植入杂质到杂质注射区中,以便在杂质注射区之内形成第二种导电型式之第三杂质注射层;以及执行热处理以扩散此第一,第二,和第三杂质注射层,其中第一杂质注射层乃扩散以形成一对源极汲极区,第二杂质注射层扩散以形成一对派极/汲极区延伸并且对源极/汲极区而言具有相对低之掺杂浓度,以及第三杂质注射层扩散以便在杂质注射区之两端形成一对注射区延伸。5.如申请专利范围第4项之方法,其中所有的扩散区延伸,注射区延伸,和杂质注射区之形成,均直接和绝缘层接触。6.如申请专利范围第4项之方法,其中该杂质注射区由植入磷离子而形成。7.如申请专利范围第6项之方法,其中该磷离子之植入在大约100KeV下执行,达约81011个原子/平方公分。8.如申请专利范围第4项之方法,其中该元件形成区由BF2离子之植入而形成。9.如申请专利范围第8项之方法,其中该BF2离子之植入在大约40KeV下执行,连71011个原子/平方公分。10.如申请专利范围第4项之方法,其中该第一杂质注射层在大约30KeV,植入BF2离子约21015个原子/平方公分而形成。11.如申请专利范围第4项之方法,其中该第二杂质注射层在大约60KeV,植入BF2离子约11015个原子/平方公分而形成。12.如申请专利范围第4项之方法,其中该第三杂质注射层在大约180KeV,植入砷(As)离子约21013个原子/平方公分而形成。13.如申请专利范围第12项之方法,其中该砷离子植入之角度对于SOI基板约为15度。图式简单说明:第一图显示了具有SOI结构之传统MOS电晶体之截面视图;第二图A到第二图D显示了依照本发明之具体实施例而具有SOI结构之MOS电晶体的截面视图;且第三图显示了第一图和第二图D之MOS电晶体之特性图。 |
