发明名称 | 半导体器件及其制造方法 | ||
摘要 | 通过在由两个位线形成的平行线上设置由两个字线形成的垂直线形成#形状,作为形成在半导体衬底上用于自动重叠测量的外方框标记。由此,通过使用一个方框标记可同时测量字线方向上的不对准值和位线方向上的不对准值。当在由字线和位线形成的#形结构的布线之间形成电容触点时,通过使用用于自动重叠测量的方框标记进行。结果,可以缩短测量X方向(字线)和Y方向(位线)上的不对准值和分析测量结果的所需的时间。 | ||
申请公布号 | CN1231501A | 申请公布日期 | 1999.10.13 |
申请号 | CN99103223.3 | 申请日期 | 1999.03.26 |
申请人 | 日本电气株式会社 | 发明人 | 小室雅宏 |
分类号 | H01L21/027;H01L21/30 | 主分类号 | H01L21/027 |
代理机构 | 中原信达知识产权代理有限责任公司 | 代理人 | 穆德骏;余朦 |
主权项 | 1.通过使用包括至少三个曝光工艺的方法制造的半导体器件,每个曝光工艺使用一个用于图形形成的掩模,所述半导体器件包括:在第一图形形成时设置在衬底的预定位置上的第一标记,所述第一标记构成不对准测量标记的一部分;和在第二图形形成时设置的第二标记,所述第二标记构成所述不对准测量标记的另一部分,其特征在于所述第一标记和所述第二标记构成一个所述不对准测量标记,并且所述不对准测量标记在第三或随后的图形形成时用于与掩模一侧的标记的位置对准。 | ||
地址 | 日本东京 |