/ FABRICATION OF A PLANAR MOSFET WITH RAISED SOURCE/DRAIN BY CHEMICAL MECHANICAL POLISHING AND NITRIDE REPLACEMENT

摘要

본 발명은, 소자분리를 위해 평탄화된 실리콘기판상에, 산화물층을 퇴적하는 공정; 기판의 게이트영역 상방에 질화실리콘섬을 형성하는 공정과, 질화물섬의 주위에 산화물의 측벽을 형성하는 공정; 상기 기판내에 소스영역과 드레인영역을 형성하는 공정;질화 실리콘섬을 제거하고, 이에 의해 게이트영역 상방에 간극을 남기는 공정; 게이트영역상방의 간극에 게이트유전체를 형성하는 공정; 상기 간극과 소스영역 및 드레인영역 상방의 영역을 충전하는 공정; 상기 구조체의 상부표면을 화학적기계적연마에 의해서 평탄화하는 공정; 상기 구조체의 상부표면에 금속층을 퇴적하는 공정; 및 상기 소스영역, 게이트영역, 드레인영역에 전기적으로 접촉하는 전극을 형성하기 위해, 구조체를 메탈라이즈하는 공정을 포함하는 플래너 MOSFET를 제조하는 방법을 제공한다.