发明名称 variable gain amplifier circuit
摘要 <p>이득 가변시에 출력 단자의 직류 전압을 변화시키지 않고도, 최소 이득을 용이하게 설정할 수 있는 가변 이득 증폭 회로. 가변 이득 증폭 회로는, 각 베이스가 입력 단자에 각각 접속되고 각 에미터가 정전류원에 각각 접속된 제 1 및 제 2 트랜지스터로 이루어진 입력 차동 회로와, 베이스, 콜렉터, 및 에미터가 소정의 관계로 상호 접속된 제 3 내지 제 8 트랜지스터 (9, 14, 10, 11, 12, 13) 로 이루어진 이득 제어 차동 회로를 구비하고 있다. 또한, 제 3, 제5, 및 제 7 트랜지스터 (9, 10, 12) 의 콜렉터와 제 1 전원 단자 (17) 사이에 접속된 제 1 부하 저항과, 제 6, 제 8, 및 제 4 트랜지스터 (11, 13, 14) 의 콜렉터와 전원 단자 (17) 사이에 접속된 제 2 부하 저항을 구비하고 있다.</p>
申请公布号 KR19990072771(A) 申请公布日期 1999.09.27
申请号 KR19990005554 申请日期 1999.02.19
申请人 null, null 发明人 이시하라히사야
分类号 H03F3/45;H03G1/00;H03G3/10 主分类号 H03F3/45
代理机构 代理人
主权项
地址