| 主权项 |
1.一种向异导电性薄板,其特征是由:形成有延伸于 厚度方向的贯通孔之绝缘性薄板体,及配置于该绝 缘性薄板体的贯通孔内,且被支持于该贯通孔的周 边部之弹性向异导电膜所构成; 上述绝缘性薄板体是由:弹性率为1108~11010Pa,线热 膨胀系数为310-6~310-5K-1,饱和磁化为未满0.1wb/m2的 材料所构成; 上述弹性向异导电膜是由:分别延伸于厚度方向, 且沿着面方向而彼此离间配置的复数个导电路形 成部,及形成于这些导电路形成部间的绝缘部所构 成,该导电路形成部是由弹性高分子物质中显示数 平均粒子径为30~150m的磁性之导电性粒子所密集 充填而成,该导电性粒子在表面上形成有由厚度为 20nm以上的贵金属所构成的覆盖层; 上述各个导电路形成部的肖式硬度为15~45,彼此邻 接之导电路形成部间的电阻为10M以上。 2.如申请专利范围第1项之向异导电性薄板,其中以 40g的负荷来对导电路形成部加压于厚度方向时之 该导电路形成部的容许电流値为3A以上。 3.如申请专利范围第1项之向异导电性薄板,其中以 其畸变系数能够形成10%的方式来对导电路形成部 加压于厚度方向时之该导电路形成部的容许电流 値为1A以上。 4.如申请专利范围第2项之向异导电性薄板,其中在 以40g的负荷来对导电路形成部加压于厚度方向的 状态下所被测定之该导电路形成部的厚度方向的 电阻为0.1以下,且在温度为100℃的环境下,以40g 的负荷来对导电路形成部加压15分钟于厚度方向, 接着在解除加压的状态下使保持5分钟的周期重复 3000次以后,在以40g的负荷来对导电路形成部加压 于厚度方向的状态下所被测定之该导电路形成部 的厚度方向的电阻为0.1以下。 5.如申请专利范围第3项之向异导电性薄板,其中在 以畸变系数能够形成10%的方式来对导电路形成部 加压于厚度方向的状态下所被测定之该导电路形 成部的厚度方向的电阻为0.1以下,且在温度为100 ℃的环境下,以畸变系数能够形成10%的方式来对导 电路形成部加压于厚度方向的状态下使1A的电流 施加3000小时于该导电路形成部后所被测定之该导 电路形成部的厚度方向的电阻为0.1以下。 6.一种向异导电性薄板,其特征是由:形成有延伸于 厚度方向的贯通孔之绝缘性薄板体,及配置于该绝 缘性薄板体的贯通孔内,且被支持于该贯通孔的周 边部之弹性向异导电膜所构成; 上述绝缘性薄板体是由:弹性率为1108~11010Pa,线热 膨胀系数为310-6~310-5K-1,饱和磁化为未满0.1wb/m2的 材料所构成; 上述各个弹性向异导电膜是由:延伸于厚度方向的 导电路形成部,及形成于该导电路形成部周围的绝 缘部所构成,该导电路形成部是由弹性高分子物质 中显示数平均粒子径为30~150m的磁性之导电性粒 子所密集充填而成,该导电性粒子在表面上形成有 由厚度为20nm以上的贵金属所构成的覆盖层; 上述各个弹性向异导电膜之导电路形成部的肖式 硬度为15~45,彼此邻接之弹性向异导电膜的导电路 形成部间的电阻为10M以上。 7.如申请专利范围第6项之向异导电性薄板,其中以 40g的负荷来对导电路形成部加压于厚度方向时之 该导电路形成部的容许电流値为3A以上。 8.如申请专利范围第6项之向异导电性薄板,其中以 其畸变系数能够形成10%的方式来对导电路形成部 加压于厚度方向时之该导电路形成部的容许电流 値为1A以上。 9.如申请专利范围第7项之向异导电性薄板,其中在 以40g的负荷来对导电路形成部加压于厚度方向的 状态下所被测定之该导电路形成部的厚度方向的 电阻为0.1以下,且在温度为100℃的环境下,以40g 的负荷来对导电路形成部加压15分钟于厚度方向, 接着在解除加压的状态下使保持5分钟的周期重复 3000次以后,在以40g的负荷来对导电路形成部加压 于厚度方向的状态下所被测定之该导电路形成部 的厚度方向的电阻为0.1以下。 10.如申请专利范围第8项之向异导电性薄板,其中 在以畸变系数能够形成10%的方式来对导电路形成 部加压于厚度方向的状态下所被测定之该导电路 形成部的厚度方向的电阻为0.1以下,且在温度为 100℃的环境下,以畸变系数能够形成10%的方式来对 导电路形成部加压于厚度方向的状态下使1A的电 流施加3000小时于该导电路形成部后所被测定之该 导电路形成部的厚度方向的电阻为0.1以下。 11.一种晶圆检查装置,是属于一种供以对形成于晶 圆中的多数个积体电路进行电气性检查之晶圆检 查装置,其特征具有: 一控制器;该控制器具有配置多数个输出入端子的 输出入端子部;及 一检查用电路基板;该检查用电路基板一面具有按 照对应于上述控制器的输出入端子的图案来配置 多数个引出端子之引出端子部,各个引出端子会以 能够对向于上述控制器的输出入端子之方式来配 置;及 一接触构件;该接触构件具有配置于该检查用电路 基板的一面或他面上,且依照该检查用电路基板的 电路来电气性连接于上述各个引出端子之接触于 检查对象的晶圆的积体电路的被检查电极之多数 个的触头;及 一连接器;该连接器是配置于上述控制器的输出入 端子部与上述检查用电路基板的引出端子部间之 供以电气性连接该各个的输出入端子与该各个的 引出端子; 又,上述连接器是由申请专利范围第1~10项的其中 任一项所记载的向异导电性薄板而构成。 12.如申请专利范围第11项之晶圆检查装置,其中连 接器是以复数个向异导电性薄板能够沿着检查用 电路基板的引出端子部的表面而排列之方式来配 置。 13.一种晶圆检查装置,是属于一种供以对形成于晶 圆中的多数个积体电路进行电气性检查之晶圆检 查装置,其特征具有: 一控制器;该控制器具有配置多数个输出入端子的 输出入端子部;及 一检查用电路基板;该检查用电路基板一面具有配 置多数个的引出端子之引出端子部;及 一接触构件;该接触构件具有配置于该检查用电路 基板的他面上,且依照该检查用电路基板的电路来 电气性连接于上述各个引出端子之接触于检查对 象的晶圆的积体电路的被检查电极之多数个的触 头;及 一连接用电路基板;该连接用电路基板一面具有按 照对应于上述控制器的输出入端子的图案来配置 多数个的一面侧连接用电极之一面侧连接用电极 部,且于他面具有按照对应于上述检查用电路基板 的引出端子的图案来配置多数个的他面侧连接用 电极之他面侧连接用电极部,该各个的一面侧连接 用电极会对向于上述控制器的输出入端子,且该各 个的他面侧连接用电极会对向于上述检查用电路 基板的引出端子;及 一第1连接器;该第1连接器是配置于上述控制器的 输出入端子部与上述连接用电路基板的一面侧连 接用电极部间之供以电气性连接该各个的输出入 端子与该各个的一面侧连接用电极部;及 一第2连接器;该第2连接器是配置于上述检查用电 路基板的引出端子部与上述连接用电路基板的他 面侧连接用电极部间之供以电气性连接该各个的 引出端子与该各个的他面侧连接用电极部; 又,上述第1连接器及上述第2连接器的其中一方或 双方是由申请专利范围第1~10项的其中任一项所记 载的向异导电性薄板而构成。 14.一种晶圆检查装置,是属于一种供以对形成于晶 圆中的多数个积体电路进行电气性检查之晶圆检 查装置,其特征具有: 一控制器;该控制器具有配置多数个输出入端子的 输出入端子部;及 一检查用电路基板;该检查用电路基板一面具有配 置多数个的引出端子之引出端子部;及 一接触构件;该接触构件具有配置于该检查用电路 基板的他面上,且依照该检查用电路基板的电路来 电气性连接于上述各个引出端子之接触于检查对 象的晶圆的积体电路的被检查电极之多数个的触 头;及 一连接用电路基板;该连接用电路基板一面具有按 照对应于上述控制器的输出入端子的图案来配置 多数个的一面侧连接用电极之一面侧连接用电极 部,且于他面具有按照对应于上述检查用电路基板 的引出端子的图案来配置多数个的他面侧连接用 电极之他面侧连接用电极部,该各个的一面侧连接 用电极会对向于上述控制器的输出入端子,且该各 个的他面侧连接用电极会对向于上述检查用电路 基板的引出端子;及 一第1连接器;该第1连接器是配置于上述控制器的 输出入端子部与上述连接用电路基板的一面侧连 接用电极部间之供以电气性连接该各个的输出入 端子与该各个的一面侧连接用电极部;及 一第2连接器;该第2连接器是配置于上述检查用电 路基板的引出端子部与上述连接用电路基板的他 面侧连接用电极部间之供以电气性连接该各个的 引出端子与该各个的他面侧连接用电极部; 又,上述第1连接器及上述第2连接器的其中一方或 双方是以复数个申请专利范围第1~10项的其中任一 项所记载的向异导电性薄板能够沿着连接用电路 基板的一面侧连接用电极部或他面侧连接用电极 部的表面而排列之方式来配置。 图式简单说明: 第1图是表示本发明之向异导电性薄板的的一例的 平面图。 第2图是表示第1图之向异导电性薄板的X-X剖面图 。 第3图是表示弹性向异导电膜成形用的金属模的一 例的构成说明用剖面图。 第4图是表示形成于金属模内的成形材料层中具有 强度分布的平行磁场作用状态说明用剖面图。 第5图是表示弹性向异导电膜成形用的金属模的其 他例的构成说明用剖面图。 第6图是表示本发明之向异导电性薄板的其他例的 平面图。 第7图是表示第6图之向异导电性薄板的X-X剖面图 。 第8图是表示本发明之晶圆检查装置的一例的构成 说明用剖面图。 第9图是表示检查用电路基板之引出端子部的一部 份扩大说明图。 第10图是表示本发明之晶圆检查装置之其他例的 构成说明用剖面图。 第11图是表示在实施例中供以进行试验2的装置构 成说明图。 第12图是表示在实施例中供以进行试验4的装置构 成说明图。 第13图是表示供以针对形成有多数积体电路的晶 圆进行WLBI测试之习知的晶圆检查装置的一例的构 成说明用剖面图。 第14图是表示供以针对形成有多数积体电路的晶 圆进行WLBI测试之习知的晶圆检查装置的其他例的 构成说明用剖面图。 第15图是表示供以针对形成于晶圆的多数积体电 路进行探针测试之习知的晶圆检查装置的另外其 他例的构成说明用剖面图。 |
