| 主权项 |
1.一种快闪记忆体中源极结构的制造方法,其步骤包括:提供一第一型的半导体基底;在该第一型的半导体基底上形成一穿隧氧化层;在该穿隧氧化层上形成一第一多晶矽层;在该第一多晶矽层上形成一介电层;在该介电层上形成一第二多晶矽层;在该第二多晶矽层上形成已定义图案的一第一光阻层;定义该第二多晶矽层、该介电层、该第一多晶矽层和该穿隧氧化层的图案;对该第一光阻层进行一硬化程序;形成已定义图案的一第二光阻层;进行高能量的离子植入以形成第二型的双重掺杂汲极结构;以及去除该第一光阻层与该第二光阻层。2.如申请专利范围第1项所述之方法,其中该离子植入的离子包括磷。3.如申请专利范围第1项所述之方法,其中该离子植入的能量约为250KeV-600KeV。4.如申请专利范围第1项所述之方法,其中该离子植入的离子剂量约为11014/cm2-51014/cm2。5.如申请专利范围第1项所述之方法,其中该离子植入的倾斜角度约为0至60之间。6.如申请专利范围第1项所述之方法,其中该硬化程序系利用紫外线光源,使得该第一光阻层和该第二光阻层的图案可以区分开来,而避免在涂布该第二光阻层时,与该第一光阻层发生互溶的现象。7.如申请专利范围第1项所述之方法,其中去除该第一光阻层与该第二光阻层的步骤系同时进行。8.一种快闪记忆体中源极结构的制造方法,其步骤包括:提供一第一型的半导体基底;在该第一型的半导体基底上形成一穿隧氧化层;在该穿隧氧化层上形成一第一多晶矽层;在该第一多晶矽层上形成一介电层;在该介电层上形成一第二多晶矽层;在该第二多晶矽层上形成已定义图案的一第一光阻层;定义该第二多晶矽层、该介电层、该第一多晶矽层和该穿隧氧化层的图案;对该第一光阻层进行一紫外线硬化程序;形成已定义图案的一第二光阻层;进行高能量的离子植入以形成第二型的双重掺杂汲极结构;以及去除该第一光阻层与该第二光阻层。9.如申请专利范围第8项所述之方法,其中该离子植入的离子包括磷。10.如申请专利范围第8项所述之方法,其中该离子植入的能量约为250KeV-600KeV。11.如申请专利范围第8项所述之方法,其中该离子植入的离子剂量约为11014/cm2-51014/cm2。12.如申请专利范围第8项所述之方法,其中该离子植入的倾斜角度约为0至60之间。13.如申请专利范围第8项所述之方法,其中该紫外线硬化程序系为了使该第一光阻层和该第二光阻层的图案可以区分开来,而避免在涂布该第二光阻层时,与该第一光阻层发生互溶的现象。14.如申请专利范围第8项所述之方法,其中去除该第一光阻层与该第二光阻层的步骤系同时进行。图式简单说明:第一图A至第一图F系绘示一种传统式快闪记忆体中源极之双重掺杂汲极结构的制造流程剖面图;以及第二图A至第二图F系绘示根据本发明之一较佳实施例,一种快闪记忆体中源极之双重掺杂汲极结构的制造流程剖面图。 |
