| 摘要 |
<p>실리콘기판(1)에 선택트랜지스터가 형성되어 있고, 또한, 선택트랜지스터를 포함하는 실리콘기판상에 형성된 층간절연막(4)상에, Ti막과 Pt막으로 이루어지는하부전극(5), SrBiTaO막, Pt막으로 이루어지는 상부전극(7) 및 상부전극(7)과 SrBiTaO막(6)을 커버하도록 한 형상의 배리어 메탈로 이루어지는 TiO막(9)이 형성되어 있고, 또한, 상부전극(7)위와 선택트랜지스터의 드레인에 형성된 콘택트 홀을 통해 메탈배선(11)에 의해, 상부전극(7)과 선택 트랜지스터의 드레인(12b)이 전기적으로 접속되어 있다. 이 구성을 갖는 반도체기억장치에 의해, TiO막과 하부전극을 연속적으로 동일 공정에서 패터닝할 수 있어, 공정수를 절감할 수 있고, 코스트다운을 이룰 수 된다.</p> |
