发明名称 能够减少流过衬底的漏电流的半导体存储器件
摘要 在由通过字线和公共连线彼此公共连接的一组SRAM单元构成的半导体存储器件中,衬底电势产生电路与字线连接,以通过公共连接线给SRAM单元提供由所选择的或未选择的字线所确定的电势。衬底电势在选择状态中等于地电势或在非选择状态中处于负电势。衬底电势输送给包括在每个SRAM中的每个驱动晶体管,以减少漏电流。
申请公布号 CN1223441A 申请公布日期 1999.07.21
申请号 CN99100124.9 申请日期 1999.01.11
申请人 日本电气株式会社 发明人 安东泰弘
分类号 G11C11/34 主分类号 G11C11/34
代理机构 中原信达知识产权代理有限责任公司 代理人 穆德骏;余朦
主权项 1.一种衬底电势产生电路,用在半导体存储器件中,其中该半导体存储器件形成在衬底中并具有耦合到选择输送以不同电压的字线的多个存储单元,包括:连接到字线的电子电路,用于根据通过字线输送的不同电压产生衬底电势;连接电路,用于把衬底电势输送给每个存储单元,以控制每个存储单元的每个衬底电势。
地址 日本东京