| 主权项 |
1.一种形成非挥发性记忆格之方法,包含下列步骤:形成一阵列区域,一N-沟道周边,一P-沟道周边及一多晶矽1层缝隙区域图案;将阵列区域中之叠层电晶体作成图案,而不自N-沟道周边及P-沟道周边去除光敏抗蚀剂;将N-沟道部位作成图案,而不自P-沟道周边及该阵列区域去除光敏抗蚀剂;将叠层电晶体及N-沟道部位上之光敏抗蚀剂作成图案,以及将P-沟道周边作成图案,以供形成P-沟道部位;以及在P-沟道周边形成一P-沟道部位。2.根据申请专利范围第1项之方法,在该叠层电晶体作成图案前,另包含下列步骤,形成一闸氧化物/层次间氧化物层;形成一多晶矽2层;形成一矽化钨层;以及在整个装置上面形成一光敏抗蚀剂层。3.根据申请专利范围第1项之方法,在形成该N-沟道部位前,另包含在叠层电晶体周围掺杂阵列区域之步骤。4.根据申请专利范围第1项之方法,在形成该P-沟道部位前,另包含以一种磷植入物进行植入N-沟道部位,以供在N-沟道部位及叠层电晶体形成一轻度掺杂汲极及形成一侧壁氧化作用层之步骤。5.根据申请专利范围第1项之方法,另包含在叠层电晶体,N-沟道部位,及P-沟道部位形成形成至少一保护性氧化物层之步骤。6.一种形成非挥发性记忆格之方法,包含下列步骤:形成一阵列区域,一N-沟道周边,一P-沟道周边及一多晶矽1层缝隙区域图案;形成一闸氧化物/层次间氧化物层;形成一多晶矽2层;形成一矽化钨层;在整个装置形成一光敏抗蚀剂层;在阵列区域将一叠层电晶体作成图案,而不自N-沟道及P-沟道区域去除光敏抗蚀剂;在叠层电晶体周围掺杂阵列区域;将N-沟道部位作成图案,而不自P-沟道周边去除光敏抗蚀剂;以磷植入物植入N-沟道部位,以供形成一轻度掺杂汲极;在N-沟道部位及叠层电晶体形成一侧壁氧化作用层;施加光敏抗蚀剂至叠层电晶体及N-沟道部位,以及在P-沟道周边之预定部份,以供形成P-沟道部位;以及形成P-沟道部位。7.一种藉改进制造方法所形成之非挥发性记忆格,该非挥发性记忆格包含:一阵列区域;一N-沟道周边;一P-沟道周边;藉叠层电晶体在阵列区域作成图案,而不自N-沟道周边及P-沟道周边去除光敏抗蚀剂,以及掺杂叠层电晶体周围之阵列区域之步骤所形成之叠层电晶体;藉另进行N-沟道部位作成图案,而不自P-沟道周边去除光敏抗蚀剂之步骤所形成之N-沟道部位;藉另进行施加光敏抗蚀剂至叠层电晶体及N-沟道部位,以及在P-沟道周边供形成P-沟道之预定部份部位,并形成P-沟道部位,所形成之一P-沟道部位。8.根据申请专利范围第7项之藉改进制造方法所形成之非挥发性记忆格,其中该叠层电晶体另包含藉下列步骤所形成之结构:在该阵列区域形成一多晶矽1层缝隙区域图案;形成一闸氧化物/层次间氧化物层形成一多晶矽2层;形成一矽化钨层;以及在整个装置形成一光敏抗蚀剂层。9.根据申请专利范围第7项之藉改进制造方法所形成之非挥发性记忆格,其中该N-沟道部位另包含藉下列步骤所形成之结构:以磷植入物植入N-沟道部位,供形成一轻度掺杂汲极;以及在N-沟道部位及叠层电晶体形成一侧壁氧化作用层。10.根据申请专利范围第7项之藉改进制造方法所形成之非挥发性记忆格,另包含至少一形成在叠层电晶体,N-沟道部位,及P-沟道部位之保护性氧化物层。11.一种藉改进之方法所形成之非挥发性记忆格,该非挥发性记忆格包含:一阵列区域;一N-沟道周边;一P-沟道周边;一藉下列步骤所形成之叠层电晶体;在该阵列区域形成一多晶矽1层缝隙区域图案;形成一闸氧化物/层次间氧化物层;形成一多晶矽2层;形成一矽化钨层;在整个装置形成一光敏抗蚀剂层;在阵列区域将叠层电晶体作成图案,而不自N-沟道周边及P-沟道周边去除光敏抗蚀剂;以及掺杂叠层电晶体周围之阵列区域;藉另进行下列步骤形成一N-沟道部位:将N-沟道部位作成图案,而不自P-沟道周边或阵列区域去除光敏抗蚀剂;以磷植入物植入N-沟道部位,以供形成一轻度掺杂汲极;在N-沟道部位及叠层电晶体形成一侧壁氧化作用层;以及藉另进行下列步骤形成一P-沟道部位:施加光敏抗蚀剂至叠层电晶体及N-沟道部位,以及在P-沟道周边之供形成P-沟道部位之预定部份;形成P-沟道部位;以及形成至少一保护性氧化物层,形成在叠层电晶体,N-沟道部位,及P-沟道部位。图式简单说明:第一图示本发明之结构,在形成一阵列部位N-沟道周边,一P-沟道周边,及一多晶矽1层供一缝隙部位之阶段;第二图例示本发明之步骤,包括增长及/或沉积一闸氧化物/层次间氧化物层,一多晶矽2层,及一矽化钨层;第三图提供形成本发明之叠层电晶体之剖面图;第四图示本发明之形成N-沟道多晶矽2层图案之方法;第五图示本发明之P-沟道多晶矽2层图案;以及第六图提供自本发明之触点图案步骤,金属去除图案,及保护性氧化物图案步骤,所产生之结构之剖面。 |
