维特比译码装置及维特比译码方法

摘要

在路径存储器电路中设置三个位数为8字数为4的双端口RAM。根据控制电路的控制每个时钟将路径选择信息顺序写入三个RAM。另外,根据控制电路的控制每个时钟从RAM读出路径选择信息,并且作为所读的路径选择信息等输入到跟踪电路。跟踪电路根据所读的路径选择信息以及控制电路形成的跟踪起始状态信息执行三次跟踪操作。根据跟踪结果,获得译码数据和后续时钟的跟踪起始状态。

主权项

1．一种维特比译码装置，具有一个路径存储器，用于通过使用可重写存储器存储卷积编码的每个变换状态的一条路径的选择信息，该译码装置通过对路径存储器中所保存的信息跟踪一个与分割长度相应的量，从而执行维特比译码，其中路径存储器包括：多个可重写存储器，用于对一个时钟的时间周期内执行多次跟踪，并且译码；以及存储器控制装置，用于控制对所述多个可重写存储器的访问。