| 主权项 |
1.一种永久性铁电质记忆元件,包含:许多装设成矩阵形式之记忆晶格,每一记忆晶格包含一电晶体,该电晶体具有闸极和形成在半导体区域之源极和汲极区域,及一铁电质电容器,该电容器具有第一和第二电极及介于该第一和第二电极之间的铁电质薄层,该第二电极连接至该电晶体之源极和汲极区域中之一;许多位元线对,每一位元线连接至一行记忆晶格之每一记忆晶格之电晶体的源极和汲极区域中之另一个未连接者;许多字元线,每一字元线连接至一列记忆晶格之每一记忆晶格的电晶体之闸极;平板电位装置以产生介于一参考电位和一高直流电压之间的预定平板电位,且供应该平板电位至每一记忆晶格之第一电极;感测放大器装置以利用每一位元线对之位元线上的电位来感测资料;及预防装置以预防漏电流由该铁电质薄层流出。2.如申请专利范围第1项之永久性铁电质记忆元件,其中该预防装置产生半导体区域电位使该半导体区域电位小于由该半导体区域和源极,汲极区域中之一所形成之二极体的导通电压所对应之电位,且供应此产生之电位至该半导体区域。3.如申请专利范围第1项之永久性铁电质记忆元件,其中该预防装置产生半导体区域电位使该半导体区域电位当每一字元线不被选取时,高于每一字元线电位。4.如申请专利范围第2项之永久性铁电质记忆元件,其中该预防装置产生半导体区域电位使该半导体区域电位当每一字元线不被选取时,高于每一字元线电位。5.如申请专利范围第1项之永久性铁电质记忆元件,其中该预防装置包含井电位装置以产生一低于平板电位之预定半导体区域电位,且供应该半导体区域电位至每一电晶体之半导体区域。6.如申请专利范围第5项之永久性铁电质记忆元件,其中该井电位装置产生第二电位使该平板电位和该半导体区域电位之间的电位差小于铁电质薄层的保磁电压。7.如申请专利范围第1至6项中一项之永久性铁电质记忆元件,其中该平板电位装置产生范围由(高电压-电晶体之门限电压)/2至(高电压)/2之平板电位。8.如申请专利范围第1至6项中任一项之永久性铁电质记忆元件,其中该第一和第二电位分别有预定之固定値。9.如申请专利范围第7项之永久性铁电质记忆元件,其中该第一和第二电位分别有预定之固定値。10.如申请专利范围第1至6项中任一项之永久性铁电质记忆元件,其中每一字元线之电位当该字元线未被选取时,等于或小于第二电位。11.如申请专利范围第7项之永久性铁电质记忆元件,其中每一字元线之电位当该字元线未被选取时,等于或小于第二电位。12.如申请专利范围第8项之永久性铁电质记忆元件,其中每一字元线之电位当该字元线未被选取时,等于或小于第二电位。13.如申请专利范围第9项之永久性铁电质记忆元件,其中每一字元线之电位当该字元线未被选取时,等于或小于第二电位。14.如申请专利范围第1项之永久性铁电质记忆元件,其中当不加直流电压时该第一和第二电压彼此相等,且当第一和第二电压上升时将使第一电压和第二电位之间的电位差维持小于保磁电压之关系。15.一种永久性铁电质记忆元件,包含:许多装设成矩阵形式之记忆晶格,每一记忆晶格包含一电晶体,该电晶体具有闸极和形成在半导体区域之源极和汲极区域,及一铁电质电容器,该电容器具有第一和第二电极及介于该第一和第二电极之间的铁电质薄层,该第二电极连接至该电晶体之源极和汲极区域中之一,一种操作此记忆元件之方法,其由记忆元件流出之漏电流较少,包含之安骤为:产生一介于参考电位和高直流电压之间的第一预定之固定电位且供应该第二电位至电晶体之半导体区域;及当记忆晶格被选取时,利用连接至记忆晶格之位元线上的电位感测记忆晶格之资料。图式简单说明:第一图A显示利用铁电质薄层之典型记忆晶格的配置图;第一图B为示于第一图A之记忆晶格的横切面图;第二图A为用在记忆晶格之铁电质薄层的极化特性;第二图B为用在记忆晶格之电容器的构造图;第三图为传统永久性铁电质记忆元件之第一范例的方块图;第四图为显示各种信号之电压和时间之关系图;第五图为传统永久性铁电质记忆元件之第二范例的方块图;第六图A至第六图H为解释如第五图所示之第二范例之操作的时序图;第七图为依本发明实施例之永久性铁电质记忆元件之构造的方块图;第八图至第十图显示用在本发明之永久性铁电质记忆元件之记忆晶格中的铁电质薄层之极化特性曲线图以解释操作原理;第十一图为当记忆晶格被读写时各节点之电位图;第十二图A为用在记忆晶格之电晶体的部份横切面图及第十二图B为对应于该部份横切面图之电位分布图;及第十三图A至第十三图H为解释第七图所示之永久性铁电质记忆元件之操作的时序图。 |
