| 主权项 |
1.一种分离闸极式快闪记忆体的制造方法,包括下列步骤:(a)在半导体基底上形成复数个沿第1方向且互为平行的长条状场氧化层;(b)形成具有包括隧穿氧化层、当作浮接闸极的第1复晶矽层、复晶矽氧化层的记忆单元区块,该区块分别跨过上述相邻的两场氧化层;(c)形成沿第2方向用以当作控制闸极的长条状第2复晶矽层,其覆盖上述记忆单元区块;以及(d)选择性蚀刻上述第2复晶矽层、各区块之中央部分、场氧化层,用以在欲形成源极的位置露出半导体基底,且使该各区块分别形成一对记忆单元。2.如申请专利范围第1项所述之制造方法,其中该第1方向与该第2方向互为垂直。3.如申请专利范围第1项所述之制造方法,其中步骤(a)形成该长条状场氧化层的方法包括下列步骤:(i)在半导体基底上形成一氮化矽层;(ii)选择性蚀刻该氮化矽层,以形成露出该半导体基底的长条状而互为平行的开口;(iii)利用热氧化法经由该开口成长场氧化层。4.如申请专利范围第1项所述之制造方法,其中步骤(b)形成记忆单元区块的方法包括下列步骤:(i)依序形成隧穿氧化层、第1复晶矽层、氮化矽层;(ii)选择性蚀刻该氮化矽层,用以形成露出该第1复晶矽层的开口;(iii)利用热氧化法经由该开口成长复晶矽氧化层;(iv)去除该氮化矽层;(v)以该复晶矽氧化层为罩幕,利用非等向性蚀刻法蚀刻露出的第1复晶矽层、隧穿氧化层直到半露出该半导体基底表面为止,以形成记忆单元区块。5.如申请专利范围第1项所述之制造方法,其中步骤(b)、(c)之间更包括在该记忆单元区块表面形成一闸间绝缘层的步骤。6.如申请专利范围第1项所述之制造方法,其中步骤(d)的方法更包括:(i)形成一沿第2方向的光阻层,其覆盖该记忆单元区块的中央位置上方之第2复晶矽层;(ii)利用非等向性蚀刻法蚀刻未被该光阻层覆盖的第2复晶矽层、复晶矽氧化层、第1复晶矽层、场氧化层直到露出该半导体基底为止,用以使上述各记忆单元区块分别形成一对记忆单元。7.如申请专利范围第6项所述之制造方法,其中更包括在上述一对记忆单元之间的半导体基底植入离子而形成源极。8.一种分离闸极式快闪记忆体的制造方法,包括下列步骤:(a)在半导体基底上形成一遮蔽层;(b)选择性蚀刻该遮蔽层,用以形成露出该半导体基底且互为平行的复数个长条状开口;(c)施以热氧化法,用以经由该开口而从半导体基底表面成长沿第1方向配置的复数个场氧化层;(d)形成具有包括隧穿氧化层、当作浮接闸极的第1复晶矽层、复晶矽氧化层的记忆单元区块,该区块分别跨过上述相邻的两场氧化层;(e)在该区块上表面及侧壁形成闸间绝缘层;(f)形成沿第2方向的长条状而用以当作控制闸极的第2复晶矽层,其覆盖上述记忆单元区块,而该第2方向与上述第1方向互相垂直;(g)施以非等向性蚀刻法,以选择性蚀刻上述第2复晶矽层、闸间绝缘层、各区块、场氧化层,用以在欲形成源极的位置露出半导体基底,且使该各区块分别形成一对记忆单元。9.如申请专利范围第8项所述之制造方法,其中该遮蔽层系一氮化矽层。图式简单说明:第一图为习知形成分离闸极式快闪记忆体的制程起始步骤上视图,其显示在半导体基底上方形成具有复数格状开口之遮蔽层(氮化矽层);第一图A为第一图之A-A'线剖面图;第二图为依据第一图之基底,经过热氧化法以形成场氧化层以及去除上述遮蔽层步骤的上视图;第二图A为第二图之B-B'线剖面图;第三图为依据第二图之基底,经过形成记忆单元(隧穿氧化层、用以当作浮接闸极的第1复晶矽层、复晶矽氧化层)步骤之上视图;第三图A为第三图之C-C'线剖面图;第三图B为第三图之D-D'线剖面图;第四图为依据第三图之基底,经过形成闸间绝缘层、以及形成用以当作控制闸极之第2复晶矽层步骤的上视图;第四图A为第四图之E-E'线剖面图;第五图为本发明之分离闸极式快闪记忆体的制程起始步骤,其显示在半导体基底上形成具有互为平行之条状式开口的氮化矽层之上视图;第六图为依据第五图之基底,经过热氧化法以形成场氧化层的上视图;第七图为依据第六图之基底,经过形成记忆单元区块(隧穿氧化层、用以当作浮接闸极的第1复晶矽层、复晶矽氧化层)步骤之上视图;第七图A为第七图之F-F'线之剖面图;第八图为依据第七图之基底,经过形成闸间绝缘层,以及用以当作控制闸极之第2复晶矽层的步骤之上视图;第八图A为第八图之G-G'线之剖面图;第九图为依据第八图之基底,经过形成光阻层步骤的上视图,该光阻层露出上述记忆单元区块中央部分位置上方的第2复晶矽层表面;第九图A为第九图之H-H'线之剖面图;第十图为依据第九图之基底,经过非等向性蚀刻未被第九图A所示光阻层覆盖的第2复晶矽层、闸间绝缘层、复晶矽氧化层、隧穿氧化层直露出半导体基底,然后经过去除上述光阻层的步骤之上视图;以及第十图A为第十图之I-I'线之剖面图。 |
