| 主权项 |
1.一种具有间隙壁之分离闸极制造方法,其包括下 列步骤 :(a)提供一基底;(b)于该基底表面依序形成一第一 绝缘 层、一第一导电层、及一遮蔽层;(c)定义该遮蔽层 ,以 蚀刻形成一暴露该第一导电层部份表面之开口;(d) 经由 该开口对该第一导电层施以热氧化步骤以形成一 鸟嘴型厚 绝缘层;(e)除去该遮蔽层;(f)以该鸟嘴型厚氧化层 为罩 幕,蚀刻该第一导电层至该第一绝缘层表面;(g)顺 应性 形成一第二绝缘层;(h)形成一第三绝缘层以顺应性 覆盖 该第二绝缘层;(i)形成一第四绝缘层以顺应性覆盖 该第 三绝缘层;(j)乾蚀刻该第四绝缘层以于该第三绝缘 层之 侧壁形成一第一间隙壁;(k)以该间隙壁为蚀刻保护 层, 乾蚀刻该第三绝缘层以于该第二绝缘层侧壁形成 一第二间 隙壁,其与该第一间隙壁构成双层间隙壁;(l)顺应 性形 成一第五绝缘层;(m)形成一第二导电层以顺应性覆 盖该 第五绝缘层;及(n)定义该第二导电层,经蚀刻形成 一既 定图案,完成该分离闸极结构。2.如申请专利范围 第1项所述之制造方法,其中,该第一 绝缘层由一氧化矽材质组成。3.如申请专利范围 第1项所述之制造方法,其中,该第一 导电层由一复晶矽材质组成。4.如申请专利范围 第1项所述之制造方法,其中,该遮蔽 层由一氮化矽材质组成。5.如申请专利范围第1项 所述之制造方法,其中该第二绝 缘层由一氧化矽材质组成。6.如申请专利范围第1 项所述之制造方法,其中该第三绝 缘层由一氮化矽材质组成。7.如申请专利范围第1 项所述之制造方法,其中该第四绝 缘层由一氧化矽材质组成。8.如申请专利范围第1 项所述之制造方法,其中该第二导 电层由一复晶矽材质组成。9.如申请专利范围第1 项所述之制造方法,其中该第二导 电层由一复晶矽化金属组成。10.如申请专利范围 第9项所述之制造方法,其中该复晶矽 化金属层包括下列步骤一复晶矽层及与其电性接 触之一矽 化钨层。11.如申请专利范围第1项所述之制造方法 ,其更包括重复 步骤(f)、(g)、(h)及(i),用以形成一多层间隙壁。12. 一种具有间隙壁之分离闸极制造方法,其包括下列 步 骤:(a)提供一基底;(b)于该基底表面依序形成一第 一绝 缘层、一第一导电层、及一遮蔽层;(c)定义该遮蔽 层, 以蚀刻形成一暴露该第一导电层部份表面之开口; (d)经 由该开口对该第一导电层施以热氧化步骤以形成 一鸟嘴型 厚绝缘层;(e)除去该遮蔽层;(f)以该鸟嘴型厚绝缘 层为 罩幕,蚀刻该第一导电层至该第一绝缘层表面;(g) 顺应 性形成一第二绝缘层;(h)形成一第三绝缘层以顺应 性覆 盖该第二绝缘层;(i)乾蚀刻该第三绝缘层以于该第 二绝 缘层之侧壁形成一间隙壁;(j)湿蚀刻该间隙壁,以 调整 至一既定大小;(k)顺应性形成一第四绝缘层;(l)形 成一 第二导电层以顺应性覆盖该第四绝缘层;及(m)定义 该第 二导电层,经蚀刻形成一既定图案,完成该分离闸 极结构 。13.如申请专利范围第12所述之制造方法,其中,该 第一 绝缘层由一氧化矽材质组成。14.如申请专利范围 第12项所述之制造方法,其中,该第 一导电层由一复晶矽材质组成。15.如申请专利范 围第12项所述之制造方法,其中,该遮 蔽层由一氮化矽材质组成。16.如申请专利范围第 12项所述之制造方法,其中该第二 绝缘层由一氧化矽材质组成。17.如申请专利范围 第12项所述之制造方法,其中该第三 绝缘层由一氮化矽材质组成。18.如申请专利范围 第12项所述之制造方法,其中该第二 导电层由一复晶矽材质组成。19.如申请专利范围 第12项所述之制造方法,其中该第二 导电层由一复晶矽化金属组成。20.如申请专利范 围第19项所述之制造方法,其中该复晶 矽化金属层包括一复晶矽层及与其电性接触之一 矽化钨层 。21.如申请专利范围第19项所述之制造方法,其中 该复晶 矽化金属层包括一复晶矽层及与其电性接触之一 矽化钛层 。22.一种具有间隙壁之分离闸极制造方法,适用于 一快闪 记忆体,其包括下列步骤:提供一基底;于该基底表 面依 序形成一第一闸极氧化层、一漂浮复晶矽层、及 一遮蔽层 ;定义该遮蔽层,以蚀刻形成一暴露该漂浮复晶矽 层部份 表面之开口;经由该开口对该漂浮复晶矽层施以热 氧化步 骤以形成一鸟嘴型厚绝缘层;除去该遮蔽层;以该 鸟嘴型 厚绝缘层为罩幕,蚀刻该漂浮复晶矽层至该闸极氧 化层表 面;顺应性形成一隧穿氧化层;形成一氮化矽层以 顺应性 覆盖该隧穿氧化层;乾蚀刻该氮化矽层以于该隧穿 氧化层 侧壁形成一氮化矽间隙壁;湿蚀刻该氮化矽间隙壁 至一既 定大小;顺应性形成一第二闸极氧化层;形成一控 制复晶 矽层以顺应性覆盖该第二闸极氧化层;定义该控制 复晶矽 层,经蚀刻形成一既定图案,完成该分离闸极结构 。23.如申请专利范围第22项所述之制造方法,其更 包括下 列步骤:选择性掺杂离子于该分离闸极之两侧基底 位置, 以分别形成一双扩散源极区及一浓掺杂汲极区。 24.如申请专利范围第23项所述之制造方法,其中,该 双 扩散源极区包括一淡掺杂源极区及一深度较浅之 浓掺杂源 极区。25.如申请专利范围第24项所述之制造方法, 其中该既定 图案,其位置约横跨在部份基底至鸟嘴型厚绝缘层 之中心 处表面。26.一种具有间隙壁之分离闸极制造方法, 适用于一快闪 记忆体,其包括下列步骤:提供一基底;于该基底表 面依 序形成一第一闸极氧化层、一漂浮复晶矽层、及 一遮蔽层 ;定义该遮蔽层,以蚀刻形成一暴露该漂浮复晶矽 层部份 表面之开口;经由该开口对该漂浮复晶矽层施以热 氧化步 骤以形成一鸟嘴型厚绝缘层;除去该遮蔽层;以该 鸟嘴型 厚绝缘层为罩幕,蚀刻该漂浮复晶矽层至该第一闸 极氧化 层表面;顺应性形成一隧穿氧化层;形成一氮化矽 层以顺 应性覆盖该隧穿氧化层;形成一氧化矽层以顺应性 覆盖该 氮化矽层;乾蚀刻该氧化矽层以于该氮化矽层之侧 壁形成 一氧化矽间隙壁;以该氧化矽间隙壁为蚀刻保护层 ,乾蚀 刻该氮化矽层以于该隧穿氧化层侧壁形成一氮化 矽间隙壁 ,其与该氧化矽间隙壁构成一双层间隙壁;顺应性 形成一 第二闸极氧化层;形成一控制复晶矽层以顺应性覆 盖该第 二闸极氧化层;及定义该控制复晶矽层,经蚀刻形 成一既 定图案,完成该分杂闸极结构。27.如申请专利范围 第26项所述之制造方法,其更包括下 列步骤:选择性掺杂离子于该分离闸极之两侧基底 位置, 以分别形成一双扩散源极区及一浓掺杂汲极区。 28.如申请专利范围第27项所述之制造方法,其中,该 双 扩散源极区包括一淡掺杂源极区及一深度较浅之 浓掺杂源 极区。29.如申请专利范围第28项所述之制造方法, 其中该既定 图案,其位置约横跨在部份基底至鸟嘴型厚绝缘层 之中心 处表面。30.一种具有间隙壁之分离闸极结构,其包 括:一基底; 一第一闸极绝缘层,形成于该基底表面;一漂浮闸 极,形 成于该第一闸极氧化层表面;一鸟嘴型厚绝缘层, 形成于 该漂浮闸极部份表面;一隧穿绝缘层,其顺应性覆 盖该鸟 嘴型厚绝缘层、漂浮闸极及第一闸极绝缘层表面; 一多层 绝缘间隙壁,分别由氮化矽及氧化矽材质组成,其 形成于 该隧穿绝缘层侧壁;一第二闸极绝缘层,其顺应性 覆盖该 多层绝缘间隙壁及隧穿绝缘层表面;及一控制闸极 ,形成 于该第二闸极绝缘层表面,其具有一既定图案。31. 如申请专利范围第30项所述之结构,其中,该多层间 隙壁为一双层间隙壁。32.如申请专利范围第31项 所述之结构,其中,该双层间 隙壁包括:一内层间隙壁,形成于该隧穿绝缘层侧 壁,其 由该氮化矽材质组成;及一外层间隙壁,形成于该 内层间 隙壁侧壁,其由该氧化矽材质组成。33.一种具有间 隙壁之分离闸极结构,其包括:一基底; 一第一闸极氧化层,形成于该基底表面;一漂浮复 晶矽层 ,形成于该第一闸极氧化层表面;一鸟嘴型厚绝缘 层,形 成于该漂浮复晶矽层部份表面;一隧穿氧化层,其 顺应性 覆盖该鸟嘴型厚绝缘层、漂浮复晶矽层及第一闸 极氧化层 表面;一多层间隙壁,分别由氮化矽及氧化矽材质 组成, 其形成于该隧穿氧化层侧壁;一第二闸极氧化层, 顺应性 覆盖该多层间隙壁隧穿氧化层表面;及一控制复晶 矽层, 形成于该第二闸极氧化层表面,其具有一既定图案 。图式 简单说明:第一图A系显示先前相关技术之起始步 骤中, 一在制晶圆基底之剖面图,其显示形成一由闸极氧 化矽层 、漂浮复晶矽层及氮化矽层组成之堆叠层之步骤; 第一图 B系代表先前相关技术之在制晶圆基底之剖面图, 其显示 一依据第一图A之基底定义一光阻层之步骤;第一 图C系代 表先前相关技术之在制晶圆基底之剖面图,其显示 一依据 第一图B之基底形成一露出漂浮复晶矽层部份表面 之开口 之步骤;第一图D系代表先前相关技术之在制晶圆 基底之 剖面图,其显示一依据第一图C之基底,对漂浮复晶 矽层 施以热氧化而形成一鸟嘴型厚绝缘层之步骤;第一 图E系 代表先前相关技术之在制晶圆基底之剖面图,其显 示一依 据第一图D之基底,除去氮化矽层,并以该鸟嘴型厚 绝缘 层为罩幕,非等向性蚀刻该漂浮复晶矽层至该闸极 氧化矽 层表面之步骤;第一图F系代表先前相关技术之在 制晶圆 基底之剖面图,其显示一依据第一图E之基底,依序 形成 一隧穿氧化层及一氮化矽层,以顺应性覆盖基底之 步骤; 第一图G系代表先前相关技术之在制晶圆基底之剖 面图, 其显示一依据第一图F之基底乾蚀刻该氮化矽层以 形成一 氮化矽间隙壁之步骤;第二图A系代表本发明之起 始步骤 中,一在制晶圆基底之剖面图,其显示形成一由第 一绝缘 层、第一导电层及遮蔽层组成之堆叠层之步骤;第 二图B 系代表本发明之在制晶圆基底之剖面图,其显示一 依据第 二图A之基底定义一光阻层之步骤;第二图C系代表 本发明 之在制晶圆基底之剖面图,其显示一依据第二图B 之基底 形成一露出第一导电层部份表面之开口之步骤;第 二图D 系代表本发明之在制晶圆基底之剖面图,其显示一 依据第 二图C之基底,对第一导电层施以热氧化而形成一 鸟嘴型 厚绝缘层之步骤;第二图E系代表本发明之在制晶 圆基底 之剖面图,其显示一依据第二图D之基底,除去遮蔽 层, 并以鸟嘴型厚绝缘层为罩幕,蚀刻第一导电层至第 一绝缘 层表面之步骤;第二图F系代表本发明之在制晶圆 基底之 剖面图,其显示一依据第二图E之基底,另形成一第 二绝 缘层、一第三绝缘层及一第四绝缘层,以顺应性覆 盖基底 之步骤;第二图G系代表本发明之在制晶圆基底之 剖面图 ,其显示一依据第二图F之基底,乾蚀刻第四绝缘层 以形 成一单层间隙壁;第二图H系代表本发明之在制晶 圆基底 之剖面图,其显示一依据第二图G之基底,以单层间 隙壁 为蚀刻保护层,乾蚀刻第三绝缘层以形成一双层间 隙壁; 第二图I系代表本发明之在制晶圆基底之剖面图, 其显示 一依据第二图H之基底,依序形成一第五绝缘层及 一第二 导电层之步骤;第二图I'系代表本发明之在制晶圆 基底之 剖面图,其显示一依据第二图I之基底,而于第二导 电层 表面选择性沈积一层矽化金属层之步骤;第二图J 系代表 本发明之在制晶圆基底之剖面图,其显示一依据第 二图I 之基底,定义第二导电层,经蚀刻形成一既定图案, 而构 成一分离闸极;第二图K系代表本发明之在制晶圆 基底之 剖面图,其显示一依据第二图J之基底,选择性掺杂 离子 于该分离闸极之两侧基底位置,以分别形成一双扩 散源极 区及一浓掺杂汲极区;第三图A系代表本发明另一 实施例 之在制晶圆基底之剖面图,其显示一依据第二图E 之基底 ,另形成一第二绝缘层、一第三绝缘层,以顺应性 覆盖基 底之步骤;第三图B系代表本发明另一实施例之在 制晶圆 基底之剖面图,其显示一依据第三图A之基底,乾蚀 刻第 三绝缘层以形成一间隙壁之步骤;及第三图C系代 表本发 明另一实施例之在制晶圆基底之剖面图,其显示一 依据第 三图B之基底,湿蚀刻间隙壁以形成一符合所欲之 既定大 小之间隙壁。 |
