隔绝杂讯之埋设式电阻

摘要

对于需要控制良好的欧姆电阻之低杂讯类比设计，隔绝杂讯之埋设式电阻符合此要求。在埋设式电阻与基板之间装置有一电场屏蔽，以使埋设式电阻与基板杂讯隔绝。上述是藉由使用标准的埋设式电阻布局与光罩顺序来完成，但有以下两项例外：第一，埋设式电阻是置于Ｎ电位阱域(N-well region)，而非只置于P电位阱域(P-well region)。第二，硼植入物加入并穿越埋设式电阻光罩，以在Ｎ电位阱内提供一个Ｐ电位阱，用以电隔绝埋设式电阻与Ｎ电位阱，然后Ｎ电位阱可能导电连接至「无声」的接地，Ｎ电位阱内部的Ｐ电位阱可能停留在浮动状态。

主权项

1.一种埋设式电阻,包括由浅槽绝缘(STI)所隔绝并形成于第二电导型之第一电位阱内的第一电导型的一区域,该第一电位阱形成于该第一电导型的第二电位阱,且该第二电位阱形成于基板上第二电导型的一磊晶层内,并作为该埋设式电阻的电场屏蔽。2.如申请专利范围第1项的埋设式电阻,其中STI所隔绝的区域为一N+区域,而第一电导型为一种N型电导,第二电导型为一种P型电导。3.一种形成隔绝杂讯之埋设式电阻的方法,包括以下步骤:定义第一开口于含浅槽绝缘的第一电导型磊晶层;制成一阻挡层,以形成一个光罩,此光罩具有比第一开口更大的同心开口;植入一掺杂物,以形成第二电导型的埋设式电阻;使用此光罩,以形成该第一电导型的第一电位阱;制成该阻挡层,以形成一个具较大开口的光罩;及植入一掺杂物,以形成该第二电导型的第二电位阱,第一电位阱位于第二电位阱内部且第二电位阱提供埋设式电阻的杂讯隔绝。4.如申请专利范围第3项之方法,其中第一电导型为一P型电导,第二电导型为一N型电导。图式简单说明:第一图为平面图,说明根据本发明,隔绝杂讯之埋设式电阻的配置图;第二图为根据本发明,隔绝杂讯之埋设式电阻之剖面图;第三图为制造埋设式电阻第一步骤之剖面图;第四图为制造埋设式电阻第二步骤之剖面图;第五图为制造埋设式电阻第三步骤之剖面图;第六图为制造埋设式电阻第四步骤之剖面图;第七图为制造埋设式电阻第五步骤之剖面图;第八图为根据本发明,在制造隔绝杂讯之埋设式电阻中,在第五图所示制造之第三步骤之剖面图;第九图为根据本发明,在制造隔绝杂讯之埋设式电阻中,额外步骤之剖面图。