发明名称 INTERNAL VOLTAGE SETTING CIRCUIT, SUBSTRATE VOLTAGE CLAMP CIRCUIT, SUBSTRATE BIAS GENERATING CIRCUIT, BOOSTING VOLTAGE CLAMP CIRCUIT, AND WORD LINE VOLTAGE GENERATING CIRCUIT
摘要
申请公布号 JPH1196796(A) 申请公布日期 1999.04.09
申请号 JP19970259068 申请日期 1997.09.24
申请人 FUJITSU LTD;FUJITSU VLSI LTD 发明人 KIHARA HIROKI;FUJIKAWA MASAAKI
分类号 G01R31/28;G11C11/401;G11C11/407;G11C11/408;G11C29/00;G11C29/50;(IPC1-7):G11C29/00 主分类号 G01R31/28
代理机构 代理人
主权项
地址