| 摘要 |
<p>Die Erfindung betrifft ein Kammfilter aus in Reihe geschalteten Integratoren (I1, I2, I3), denen ein digitaler Datenstrom hoher Abtastrate zugeführt ist, um einen digitalen Datenstrom niedriger Abtastrate zu liefern. Die höchstwertigen Bits des digitalen Datenstromes werden im ersten und zweiten Integrator (I1, I2) rückgesetzt, wobei das Rücksetzen der Bits im ersten Integrator (I1) in einem Zähler (Z) gespeichert wird. Der Zählerstand des Zählers (Z) wird zur Rücksetzzeit in die höchstwertigen Bits des letzten Integrators (I3) eingespeist.</p> |
