| 摘要 |
<P>Le dispositif comprend, pour chaque colonne de la mémoire, des moyens de précharge (2) et des moyens d'amplification comportant deux inverseurs (T4, T5, T7, T8) formés chacun de deux transistors complémentaires et commandés par deux signaux successifs de lecture (SN) et de ré-écriture (RS). Les moyens d'amplification comprennent une structure de découplage connectée entre les deux transistors à canal P et les deux transistors à canal N des inverseurs, et formée de deux paires de transistors de découplage complémentaires connectés en parallèle (T6, T10, T9, T11). La structure de découplage est apte à prendre sur commande au moins un premier état dans lequel tous les transistors de découplage sont passants, et un deuxième état dans lequel les deux transistors de découplage ayant un canal de même type de conductivité sont passants tandis que les deux autres transistors de découplage sont bloqués.</P>
|
