发明名称 动态随机存取记忆体通路电晶体
摘要 一种通路电晶体用于单电晶体动态随机存取记忆体(DRAM)积体电路其临界调整剂量与基底偏压间具平方根关系。
申请公布号 TW351003 申请公布日期 1999.01.21
申请号 TW086111039 申请日期 1997.10.06
申请人 德州仪器公司 发明人 莫朴内
分类号 H01L21/8242 主分类号 H01L21/8242
代理机构 代理人 蔡中曾 台北巿敦化南路一段二四五号八楼
主权项 1.一种动态记忆积体电路,包括:a)一阵列,具有n通道的MOSFET通路电晶体及相对应的储存节点,各该通路电晶体具有一闸极长约为0.3微米(m),其临界调整掺杂物剂量(VTdose)约与闸极氧化物厚度(Tox)及基底操作偏压(Vbb)成如下之关系VTdose=-1.0+(Tox-59)(0.225-0.04√-Vbb)其中VTdose之单位为1012掺杂物/平方公分(dopants/cm2),Tox之单位为埃(Angstroms),及Vbb之单位为伏特(volts);以及b)周边电路。2.一种动态记忆积体电路,包括:a)一阵列,具有n通道的MOSFET通路电晶体及相对应的储存节点,各该通路电晶体具有一闸极长约为0.25微米(m),其临界调整掺杂物剂量(VTdose)约与闸极氧化物厚度(Tox)及基底操作偏压(Vbb)成如下之关系VTdose=-0.37+(Tox-59)(0.21-0.04√-Vbb)其中VTdose之单位为1012掺杂物/平方公分(dopants/cm2),Tox之单位为埃(Angstroms),及Vbb之单位为伏特(volts);以及b)周边电路。图式简单说明:第一图a-第一图b显示一个DRAM的配置及单一记忆单元。第二图描述一个可接受区域的横截面图。第三图a-第三图c为第一图较佳具体实例设计。第四图a-第四图c为第二图较佳具体实例设计。第五图a-第五图c为第三图较佳具体实例设计。
地址 美国