产生光罩布局的系统及方法

摘要

本发明中说明一种系统及方法，可整合光罩布局工具，以便自动产生光罩布局来制造对应一输入净表列及一计时规格的光罩布局。所揭露的产生光罩布局之方法包含下列步骤：自动决定在净表列中指定之电晶体大小，将决定大小之电晶体群集成细元，产生一细元库，及放置并导引该等细元以产生光罩布局。该系统包含相关的记忆体及储存程式，包含多个光罩布局工具；及一藉由自动光罩布局产生程式所操作的处理器，该程式依序使用多个光罩布局工具以便从输入数据来产生光罩布局。多个光罩布局工具包含：一电晶体大小决定工具以决定电晶体大小，且产生一净表列；一细元库产生工具，可从净表列中产生细元库，一用于产生光罩布局之放置并导引之工具；及可有可无的群集工具，该工具可群集由电晶体大小决定工具所产生的净表列成为多个细元。

主权项

1.一种从输入数据中产生一光罩布局的装置,该数据包含时计规格,该装置包含:记忆体及储存程式,包含多个光罩布局工具,以及一由自动光罩布局产生程式所操作的处理器,以依序使用多个光罩布局工具,该工具包含一自动电晶体大小决定工具,以决定电晶体大小进而从输入数据中产生一净表列,且基于输入数据及净表列产生对应光罩布局的布局数据。2.根据申请专利范围第1项之装置,其中多个光罩布局工具包含:一细元库产生工具,用于从净表列中产生细元布局的细元库;以及一放置并导引之工具,用以使用细元库来产生光罩布局数据。3.根据申请专利范围第2项之装置,其中电晶体大小决定工具记录由输入数据指定的串列连接网路以产生净表列。4.根据申请专利范围第2项之装置,其中多个光罩布局工具更包含:一群集工具,以群集为电晶体大小决定工具所产生的净表列成为多个超细元。5.根据申请专利范围第2项之装置,其中细元库产生工具包含:一合成工具,用于对净表列各细元布局产生虚栅(virtual grid)布局;以及一紧致工具,用于紧致多个虚栅细元而产生细元布局的细元库。6.根据申请专利范围第5项之装置,其中细元库产生工具重复使用合成器工具及紧致器工具,直到各紧致细元的细元高度在预定的细元高度规格之内为止。7.一种自动光罩布局产生系统,可自动产生光罩布局,而从此光罩布局上制造积体电路,该自动光罩布局产生系统包含:一输入装置,用于接收输入数据,该输入装置包含一计时规格及一对应该积体电路的电晶体电路;一处理单元包含:相关的记忆体及储存程式,其包含多个光罩布局工具,以及一由自动光罩布局产生系统操作的处理器,可依序经由决定使用多个光罩布局工具处理计时规格及输入数据的净表列,而产生修正的净表列进而从修正的净表列中产生细元的细元库,因而执行细元库的放置并指向,且修正该修正的净表列以产生一最后净表列及光罩布局数据,此数据对应最后光罩布局;以及一输出装置用于输出光罩布局数据以产生最后光罩布局。8.根据申请专利范围第7项之自动光罩布局产生系统,其中处理器使用一Timed Logic Synthesizer (TILOS)程式,一电晶体大小决定工具,其符合积体电路的延迟需要,且使得电晶体大小之加总达到最小而产生修正的净表列,使得局部最适电晶体大小値可作为全域最适电晶体大小値。9.根据申请专利范围第7项之自动光罩布局产生系统,其中处理器使用一Generator of Adaptive Cells (GENAC)程式,一以虚栅(virtual-grid)而基础的符号细元产生器可对各细元在对应的细元内对应电晶体及互连接线路的相对位置,且用于决定在细元内电晶体的折合(folding)以产生具有最小面积且符合细元高度的细元之细元库。10.根据申请专利范围第7项之自动光罩布局产生系统,其中该处理器使用LTX3程式,一放置并指向工具其配置且连接在细元库中的细元以执行细元的放置并指向,因而产生对应积体电路之光罩布局的光罩布局数据。11.一种用于产生积体电路之光罩布局的方法,该电路之光罩布局由一净表列及一计时规格所指定,该方法包含下列步骤:a)自动决定电晶体的大小,该电晶体由净表列所指定,以修正该净表列;b)从修正的净表列及计时规格中产生紧致细元的细元库;以及c)放置并指向细元以产生积体电路的光罩布局。12.根据申请专利范围第11项之方法,包含在自动决定步骤后,执行下列步骤:a1)群集大小决定的电晶体成为超细元。13.根据申请专利范围第11项之方法,包含在放置并指向细元步骤后,执行下列步骤:d)从光罩布局中取出性能特征;e)验证光罩布局;f)重复步骤(a)-(e),以修正净表列直到从修正的净表列中产生之光罩布局的取出性能特征达到一预定的准则为止。14.根据申请专利范围第11项之方法,其中产生细元库的步骤包含下列步骤:b1)对来自净表列中的各细元合成一虚栅布局;以及b2)紧致各细元以产生细元的细元库。15.依据申请专利范围第14项之方法,更包含在紧致多个细元的步骤之后,执行下列步骤:b3)决定各紧致细元在预定的细元高度规格之内具有相关的细元高度;以及b4)由折合含这些细元的电晶体,减少超过预定细元高度规格之细元的细元高度;以及b5)重复步骤(b1)-(b4)直到在预定的细元高度规格之内具有相关的细元高度。16.根据申请专利范围第11项之方法,其中;自动决定电晶体大小的步骤包含使用一Timed Logic Synthesizer (TILOS)程式,一电晶体大小决定工具,其符合积体电路的延迟需要,且使得电晶体大小之加总达到最小,以产生修正的净表列,使得局部最适电晶体大小値可作为全域最适电晶体大小値。17.一种由净表列及修正规格指定之积体电路之电路,该光罩布局由申请专利范围第11项的方法所产生。18.一种由净表列及计时规格所指定的积体电路,该积体电路系使用申请专利范围第11项的方法所产生的光罩布局加以制造的。图式简单说明:第一图示用于产生光罩布局的系统;第二图之流程图说明用于产生光罩布局的方法;第三图为所说明之系统及方法交互操作的主表单;第四图说明输入路径档;第五图说明一净表列的符号表示法;第六图说明一修正的净表列;第七图示在净表列上执行的群集;且第八图之流程图说明细元库产生的方法。