| 摘要 |
一种位址解码器，含有低功率耗损之馈入电流，漏电流等。分别供应位址位元AY0v0-AY0v7至CMOS迁移闸极C0-C7之n型闸极端，及PMOS电晶体P0-P7之闸极端。供应反相的位址位元AY0v0--AY0v7-至CMOS迁移闸极C0-C7的p型闸极端。致能信号AY3p，AY6p分别地输入NAND电路10之两端。NAND电路10之输出端连接CMOS迁移闸极C0-C7的输入端。CMOS迁移闸极C0-C7的输出端连接驱动器D0- D7的输入端，且经由节点F0-F7连接PMOS电晶体P0-P7的汲极端。PMOS电晶体P0-P7的源极端与电源电压Vcc(如3.3V)连接。驱动器D0-D7的输出端连接Y位址线YS0-YS7。 |
