动态随机存取记忆体之电容电极的制造方法

摘要

一种动态随机存取记忆体之电容电极的制造方法，适用于缩小化制程，其可避免在电极表面上产生空乏层(depletion layer)，并可防止接触区的接面(junction)加深而造成电晶体的短通道效应，有助提升记忆体元件的性质，该制造方法包括下列步骤：(a)提供一半导体基底，其上形成有场氧化层、电晶体元件、及一具有接触窗口的绝缘层；(b)形成一第一复晶矽层覆盖在该绝缘层上，其经由该接触窗口而与该半导体基底相连接；(c)布植砷离子进入该第一复晶矽层中，并经回火处理使其分布均匀；(d)形成一第二复晶矽层覆盖在该第一复晶矽层上；(e)布植磷离子进入该第二复晶矽层中；(f)蚀刻该第二及第一复晶矽层以定义图案，构成电容之下电极；以及(g)等向性蚀刻该下电极，其溶液选用对第一复晶矽层蚀刻速率大于对第二复晶矽层者，用以形成底切(undercut)构造，增加其表面积。

主权项

1.一种动态随机存取记忆体之电容电极的制造方 法,包括 下列步骤:(a)提供一半导体基底,其上形成有场氧 化层 、电晶体元件、及一具有接触窗口的绝缘层;(b)形 成一 第一复晶矽层覆盖在该绝缘层上,其经由该接触窗 口而与 该半导体基底相连接;(c)布植砷离子进入该第一复 晶矽 层中,并经回火处理使其分布均匀;(d)形成一第二 复晶 矽层覆盖在该第一复晶矽层上;(e)布植磷离子进入 该第 二复晶矽层中;(f)蚀刻该第二及第一复晶矽层以定 义图 案,构成电容之下电极;以及(g)等向性蚀刻该下电 极, 其溶液选用对第一复晶矽层蚀刻速率大于对第二 复晶矽层 者,用以形成底切(undercut)构造,增加其表面积。2. 如申请专利范围第1项所述之制造方法,其中布植 砷离 子的能量约为80KeV,且植入剂量约为11016atoms/cm2 。3.如申请专利范围第1项所述之制造方法,其中布 植磷离 子的能量约为50KeV,且植入剂量约为11016atoms/cm2 。图式简单说明:第一图绘示一习知叠层式电容元 件下电 极的剖面图;第二图绘示一习知双层复晶矽制程所 制得叠 层式电容元件下电极的剖面图;以及第三图A至第 三图C为 剖面图,绘示根据本发明之电容元件制造方法一较 佳实施 例的流程图。