| 主权项 |
1.一种半导体装置,其包括:一种电容器,其包含具 有橄 榄石结构之绝缘体材料,其中该绝缘体材料系以通 式(I) 表示:(I) (A1)x(A2)2-x(D)d(B1)y(B2)1-yO4其中A1 与A2为阳离子,B1与B2为阴离子,0≦x≦2,其附带条件 是当0<x<2时,A1与A2为不同类型之原子,及0≦y≦1, 其附带条件是当0<y<1时,B1与B2为不同类型之原子, 以及D为选用之掺杂剂,其总量为0≦d<0.1。2.根据申 请专利范围第1项之半导体装置,其中A1与A2系 独立选自包括镉、铬、钴、铁、镁、镍、铂及钛, B1与B2 系独立选自包括矽(Si)、锗(Ge)、锡(Sn)及铅(Pb),及 选 用之掺杂剂材料D系选自包括锰(Mn)、钽(Ta)、锆(Zr) 、 钇(Y)及镧(La),或此等掺杂剂材料之组合。3.根据申 请专利范围第1项之半导体装置,其中该绝缘体 材料系选自包括FexCd2-xSiO4.FexCo2-xSiyGe1-yO4. CoxCd2-xSiO4.FeSiO4.CdSiO4.FeSiyGe1-yO4. CoSiyGe1-yO4及FexCo2-xSiyGe1-yO4。4.根据申请专利范围 第1项之半导体装置,其中该绝缘体 材料具有介电常数K値在10与500之间。5.根据申请 专利范围第1项之半导体装置,其中包含该绝 缘体材料之电容器,系构成记忆元件之一部份。6. 根据申请专利范围第1项之半导体装置,其中该电 容器 为堆叠电容器。7.根据申请专利范围第1项之半导 体装置,其中该电容器 为壕沟电容器。8.一种半导体装置,其包括:一种电 容器,其包含具有橄 榄石结构之绝缘体材料,其中该绝缘体材料系以通 式(II) 表示:(A1)x1(A2)x2…(An)2-(x1+x2+…xn-1)(D)d(B1) y1(B2)y2…(Bp)1-(y1+y2+…yp-1)O4其中n与p各为大于 2之正整数値,且A1.A2至高达An系各选自包括镉、铬 、 钴、铁、镁、镍、铂及钛,其附带条件是A1.A2至An 系为 彼此不同之原子类型,且其中x1+x2+…xn之总和系等 于 二,及其中B1.B2至Bp系各选自包括矽、锗、锡及铅, 其 附带条件是B1.B2至Bp系为彼此不同之原子类型,以 及y1 +y2+…yp之总和系等于1,及D为选用之掺杂剂材料,选 自包括锰、钽、锆、钇、镧或其组合,其中0≦d<0.1 。9.一种DRAM装置,其包括一种电容器,此电容器包 含具有 橄榄石结构之绝缘体材料,其中该绝缘体材料系以 通式(I )表示:(I) (A1)x(A2)2-x(D)d(B1)y(B2)1-yO4其中A1 与A2为阳离子,B1与B2为阴离子,0≦x≦2,其附带条件 是当0<x<2时,A1与A2为不同类型之原子,及0≦y≦1, 其附带条件是当0<y<1时,B1与B2为不同类型之原子, 以及D为选用之掺杂剂,其总量为0≦d<0.1。10.根据 申请专利范围第9项之DRAM装置,其中该绝缘体材 料系选自包括FexCd2-xSiO4.FexCo2-xSiyGe1-yO4. CoxCd2-xSiO4.FeSiO4.CdSiO4.FeSiyGe1-yO4. CoSiyGe1-yO4及FexCo2-xSiyGe1-yO4。11.根据申请专利范围 第9项之DRAM装置,其中该绝缘体材 料具有介电常数K値在10与500之间。12.一种制造包 含电容器之半导体装置之方法,其包括在 电极材料之表面上形成具有橄榄石结构之绝缘体 材料之步 骤,其中该绝缘体材料系以通式(II)表示:(I) (A1)x (A2)2-x(D)d(B1)y(B2)1-yO4其中A1与A2为阳离子,B1与 B2为阴离子,0≦x≦2,其附带条件是当0<x<2时,A1与 A2为不同类型之原子,及0≦y≦1,其附带条件是当0<y <1时,B1与B2为不同类型之原子,以及D为选用之掺杂 剂 ,其总量为0≦d<0.1。13.一种在半导体基材表面上制 造堆叠电容器结构之方法 ,其包括以下步骤:(a)在具有表面之半导体基材上 提供 绝缘体层;(b)在该绝缘体层中形成导电性柱塞;(c) 形成 障壁层与下方电极,以该顺序,与该柱塞接触;(d)在 该 下方电极上沈积绝缘体材料,该绝缘体材料具有橄 榄石结 构,其中该绝缘体材料系以通式(I)表示:(I) (A1)x( A2)2-x(D)d(B1)y(B2)1-yO4其中A1与A2为阳离子,B1与B2 为阴离子,0≦x≦2,其附带条件是当0<x<2时,A1与A2 为不同类型之原子,及0≦y≦1,其附带条件是当0<y<1 时,B1与B2为不同类型之原子,以及D为选用之掺杂剂 , 其总量为0≦d<0.1;(e)在该绝缘体材料上形成上方电 极 。14.根据申请专利范围第13项之方法,于步骤(d)或 步骤(e )之后,其进一步包括另一个使该经沈积绝缘体材 料回火 之步骤,以在该绝缘体材料中有效形成多晶相。15. 根据申请专利范围第14项之方法,其中该回火系包 括 在含氧环境中之快速热回火。16.根据申请专利范 围第13项之方法,其中该绝缘体材料 系选自包括FexCd2-xSiO4.FexCo2-xSiyGe1-yO4.CoxCd2 -xSiO4.FeSiO4.CdSiO4.FeSiyGe1-yO4.CoSiyGe1-yO4 及FexCo2-xSiyGe1-yO4。17.根据申请专利范围第13项之 方法,其中该绝缘体材料 系藉化学蒸气沈积进行沈积。18.根据申请专利范 围第13项之方法,其中该绝缘体材料 系藉溅射沈积。19.根据申请专利范围第10项之方 法,其中该溅射包括磁 控管溅射。20.根据申请专利范围第13项之方法,其 中该绝缘体材料 系自该绝缘体材料所形成之溅射用标靶进行溅射 。21.一种在半导体基材表面上制造壕沟电容器结 构之方法 ,其包括以下步骤:(a)提供具有表面之半导体基材;( b) 在该半导体基材表面中形成具有侧壁与底部之壕 沟;(c) 在该壕沟侧壁与底部上沈积绝缘体材料,该绝缘体 材料具 有橄榄石结构,其中该绝缘体材料系以通式(I)表示 :(I) (A1)x(A2)2-x(D)d(B1)y(B2)1-yO4其中A1与A2为阳离 子,B1与B2为阴离子,0≦x≦2,其附带条件是当0<x<2 时,A1与A2为不同类型之原子,及0≦y≦1,其附带条件 是当0<y<1时,B1与B2为不同类型之原子,以及D为选用 之掺杂剂,其总量为0≦d<0.1;(d)以导电性材料充填 该 壕沟。22.根据申请专利范围第21项之方法,于步骤( c)或步骤(d )之后,其进一步包括另一个使该经沈积绝缘体材 料回火 之步骤,以在该绝缘体材料中有效形成多晶相。23. 根据申请专利范围第21项之方法,其中该绝缘体材 料 系选自包括FexCd2-xSiO4.FexCo2-xSiyGe1-yO4.CoxCd2 -xSiO4.FeSiO4.CdSiO4.FeSiyGe1-yO4.CoSiyGe1-yO4 及FexCo2-xSiyGe1-yO4。24.根据申请专利范围第21项之 方法,其中该绝缘体材料 系藉化学蒸气沈积或溅射,被沈积在该壕沟中。图 式简单 说明:第一图系以横截面图说明一种DRAM装置记忆 元件之 习用壕沟电容器结构。第二图系以横截面图说明 一种DRAM 装置记忆元件之习用堆叠电容器结构。第三图为 一流程图 ,说明实施本发明之加工处理纲要。第四图系以横 截面图 说明一种具有堆叠电容器之DRAM装置记忆元件,于 该记忆 元件中并入通式(I)或(II)之介电材料。第五图系以 横截 面图说明一种具有壕沟电容器结构之DRAM装置记忆 元件, 于该记忆元件中并入通式(I)或(II)之介电材料。 |
