存储控制器与数据处理系统

摘要

在存储器单元是分配给多个可交错的存储体的情况中，提供形成多个存储变换的功能，根据所述存储体的个数，所有存储体中的存储器单元是在这些存储变换中以预定的不同顺序排列的，检测包含一个或多个ＣＰＵ地址的在预定范围内的一个地址区域属于多个所述存储变换的各个上的存储器单元中的哪一个，并确定所检测到的存储器单元是否是属于彼此可交错的。

主权项

1.一种存储控制器，它响应来自CPU或DMA控制器的地址以产生指定多个存储器单元中的一个中的存储位置物理地址信号，这些存储单元是配置在多个可交错存储体中的多个存储器单元中的，上述存储控制器具有如下特征：用于确定与上述存储体同样多的多个存储变换的变换装置，每一存储变换为上述多个存储器单元指明了相继地址空间，这些多存储器单元在每一存储变换中以不同的预定顺序逻辑排列；与上述变换装置相连接并适于接收上述地址以根据每一存储变换而选择具有指定地址空间的一个存储单元的装置，包括上述地址的一个一定容量的地址范围属于这一地址空间，因而该装置也就在上述多个存储变换选择了全部多个存储器单元；以及与上述选择装置相连接并适于接收上述地址，在交错访问方式或非交错访问方式中用以提供上述物理地址信号的装置，是以交错还是非交错访问方式这取决于上述被选择的多个存储器单元是否属于彼此不同的存储体。