| 摘要 |
<p>본 고안은 주메모리인 디램의 엑세스(ACCESS)시간을 줄여 시스템의 성능을 향상시키도록 한 디램(DRAM) 엑세스(ACCESS)장치에 관한 것이다. 종래 상용제어기를 사용하여 디램을 엑세스(ACCESS)하게 되므로 디램 엑세스(ACCESS)시간이 느릴 수 밖에 없어서 시스템의 성능이 저하되는 문제점이 있었다. 이것을 해결하기 위해, 본 고안은 디램을 엑세스(ACCESS)하기 위한 마스터부와, 디램내의 캐패스터 누설 전류에 위해 저장된 데이터가 손실되는 것을 방지하기 위한 리프레시 요구신호를 출력하고 엑세스(ACCESS) 우선 순위를 결정하기 위한 리프레시 클럭을 주기적으로 발생시키는 리프레시 클럭 발생부와, 마스터부로부터 출력된 정상 싸이클 요구신호와 리프레시 클럭 발생부로부터 출력된 리프레시 요구신호를 중재하여 출력하기 위한 중재부와, 중재부로부터 출력된 중재 신호에 따라 디램을 제어하기 위한 디램 제어부와, 디램 제어부로부터 출력된 제어 신호에 따라 데이터가 저장되거나 저장된 데이터가 재생되는 디램으로 구성된다.</p> |
