发明名称 제어 신호 발생 회로
摘要 <p>본 고안은 클록 신호 발생 회로에 관한 것으로, 상기 직렬 연결된 다수개의 플립플롭이, 앞단의 플립플롭의 출력 신호가 다음단의 플립플롭의 입력으로 연결되도록 이루어지고, 첫 번째 플립플롭의 세트 단자와 리세트 단자에는 상기 피드백 회로에서 출력 신호가 반전 또는 비반전되어 각각 입력되고, 마지막 플립플롭에서 출력되는 세트 신호는 상기 피드백 회로에 입력되며, 각각의 플립플롭에는 클록 동기 신호와 클리어 신호가 인버터를 이용한 제 1 반전 수단과 제 2 반전 수단을 통해 반전되어 각각 입력되도록 구성하여, 링 카운터를 이용한 클록 신호 발생 회로에 피드백 회로가 추가되어 클록 신호의 정수 배의 주기를 갖는 클록 신호를 출력할 수 있는 효과를 제공한다.</p>
申请公布号 KR19980017211(U) 申请公布日期 1998.07.06
申请号 KR19960030582U 申请日期 1996.09.23
申请人 发明人
分类号 主分类号
代理机构 代理人
主权项
地址