| 摘要 |
본 고안은 금속 강자성 박막층을 기판상에 적층시키어 소자의 저항분배가 균일하게 될 수 있도록 한 자기저항 칩의 적층구조에 관한 것으로 이는 특히, 인쇄회로기판에 금속박막층을 형성시키고, 상기 금속박막층의 상부에는 금속 강자성 박막층을 적층시키며, 그 상측에는 도금처리된 후 단자로서 형성되는 도금박막층을 형성함을 기술적인 요지로 한다. 이에 따라서, 금속박막층이 상기 금속 강자성 박막층을 도금공정시 보호토록 하는 동시에, 금속박막층의 적층상태가 견고하게 유지되게 되어 단자 형성이 용이하게 되어 도금공정으로 인한 단자의 파손이 감소되는 한편, 인쇄회로기판상의 패턴과 도금 박막의 단자사이에 인쇄되는 회로도선의 저항이 극히 적게 되어 단자간 저항분배가 용이토록 되는 자기저항 칩의 적층구조에 관한 것이다. |
