发明名称 Logic analysis subsystem in a time-sliced emulator
摘要
申请公布号 GB9806058(D0) 申请公布日期 1998.05.20
申请号 GB19980006058 申请日期 1998.03.20
申请人 QUICKTURN DESIGN SYSTEMS, INC. 发明人
分类号 G06F17/50;G06F11/25;G06F11/26;G06F11/34 主分类号 G06F17/50
代理机构 代理人
主权项
地址