| 主权项 |
1.一种静态随机存取记忆体之记忆单元的制造方法,适用于一半导体基板,该半导体基板制作一对第一NMOS电晶体、一对第二NMOS电晶体及一对PMOS薄膜电晶体,而该半导体基板已形成有一第一场区氧化物、一第二场区氧化物、一第一NMOS电晶体之N+型源极和N+型汲极以及一第二NMOS电晶体之N+型源极和N+型汲极,该等电晶体制造方法包括下列步骤:形成一第一闸极氧化层于该半导体基板上;形成一分离导电层于该第一闸极氧化层上;去除该第一NMOS之N+型源极或N+型汲极上的该第一闸极氧化层和该分离导电层,进而形成一接触窗;形成第一导电层于该分离导电层及该接触窗上;去除该第二场区氧化物上的该分离导电层和该第一导电层,进而形成一隔离沟槽;形成一第二闸极氧化层于该第一导电层和上述该隔离沟槽上;去除该第一NMOS电晶体之源极和汲极间上方及该第一场区氧化物上方的该第二闸极氧化层,进而分别形成一第一沟槽和第二沟槽;形成一第二导电层于该第二闸极氧化层、该第一沟槽和该第二沟槽上;形成一PMOS薄膜电晶体之P+型源极和P+型汲极于该第一场区氧化物和该第二场区氧化物上方的该非晶矽层中;形成一保护氧化层于该第二导电层上;以及形成一第三沟槽和一第四沟槽于该第一NMOS电晶体之N+型源极和N+型汲极上方。2.如申请专利范围第1项之该种静态随机存取记忆体之记忆单元的制造方法,其中该分离导电层为一分离复晶矽层。3.如申请专利范围第1项之该种静态随机存取记忆体之记忆单元的制造方法,其中该第一导电层为一复晶矽层。4.如申请专利范围第1项之该种静态随机存取记忆体之记忆单元的制造方法,其中该第二导电层为一非晶矽层。5.如申请专利范围第1项之该种静态随机存取记忆体之记忆单元的制造方法,其中更包括在形成第二导电层后,实施加热处理。6.如申请专利范围第1项之该种静态随机存取记忆体之记忆单元的制造方法,其中该接触窗是藉由光阻显影技术和蚀刻法来达成。7.如申请专利范围第1项之该种静态随机存取记忆体之记忆单元的制造方法,其中该隔离沟槽是藉由光阻显影技术和蚀刻法来达成。8.如申请专利范围第1项之该种静态随机存取记忆体之记忆单元的制造方法,其中该第一沟槽和该第二沟槽是藉由光阻显影技术和蚀刻法来达成。9.如申请专利范围第1项之该种静态随机存取记忆体之记忆单元的制造方法,其中该PMOS薄膜电晶体之P+型源极和P+型汲极是藉由离子布植法来达成。10.如申请专利范围第1项之该种静态随机存取记忆体之记忆单元的制造方法,其中该第三沟槽和该第四沟槽是藉由光阻显影技术和蚀刻来达成。图示简单说明:第一图系静态随机存取记忆体之记忆单元的电路图;第二图系习知静态随机存取记忆体之记忆单元的剖面图;第三图系本发明一较佳实施例之静态随机存取记忆体之记忆单元制造方法的剖面图。第四图系静态随机存取记忆体的顶视图。 |
