| 主权项 |
1.一种半导体电路装置,其特征为:由具有指定之粗细的电源配线(65)以及具有与此电源配线实质上相等之粗细,与此电源配线电气地被分离而且以与此电源配线重叠之状态被配置而形成之接地配线(63)所形成之传送线路(22.67);以及被接续于上述传送线路,电源电压由此传送线路而被供给之电子电路(61.66)。2.如申请专利范围第1项记载之半导体电路装置,其中由前述电源配线以及接地配线所形成之前述传送线路(22.67)具有:与电源电压由此传送线路被供给之前述电子电路全体的阻抗实质上相等或比其还低之特性阻抗。3.如申请专利范围第1项记载之半导体电路装置,其中前述电源配线以及前述接地配线系个别由导电体形成之配线层所形成,前述电源配线以及前述接地配线的前述粗细实质上为前述各配线层的配线宽。4.如申请专利范围第1项记载之半导体电路装置,其中由前述电源配线以及前述接地配线所形成之前述传送线路被形成在半导体电路晶片(61)。5.如申请专利范围第1项记载之半导体电路装置,其中由前述电源配线以及前述接地配线所形成之前述传送线路被形成在配线板(68)。6.如申请专利范围第1项记载之半导体电路装置,其中由前述电源配线以及前述接地配线所形成之前述传送线路至其之末端为止具有电源以及接地对线传送线路的构造。7.如申请专利范围第1项记载之半导体电路装置,其中进而包含:被接续于前述电子电路之电源供给部或其之附近,保持被供给于前述电子电路之电荷量的数倍至数十倍之电荷量之旁路电容器(26.26a)。8.如申请专利范围第7项记载之半导体电路装置,其中前述旁路电容器(26.26a)被接续于前述传送线路之中途。9.如申请专利范围第8项记载之半导体电路装置,其中前述旁路电容器(26a)系形成前述传送线路的一部份。10.如申请专利范围第7项记载之半导体电路装置,其中前述旁路电容器与此旁路电容器被接续之配线的泄漏电感的合计在1/A(GHz)X100ps=XpH(但是,A系被供给于前述电子电路之时脉的频率,X系被计算之电感値)以下。11.如申请专利范围第7项记载之半导体电路装置,其中前述旁路电容器包含:具有接近形成前述电源配线以及前述接地配线之前述各配线层的配线宽幅之配线宽度,透过绝缘体层相互重叠而被形成之至少2个之平板状的导电体层(81);以及在与上述至少2个的导电体层的宽度方向交叉之方向,对向之一对的边中,被设置于相当于接近前述电子电路侧之边,被与前述电源配线以及前述接地配线之个个接续之各复数的取出电极(82.83)。12.如申请专利范围第8项记载之半导体电路装置,其中前述旁路电容器包含:具有接近形成前述电源配线以及前述接地配线之前述各配线层的配线宽幅之配线宽度,透过绝缘体层相互重叠而被形成之至少2个之平板状的导电体层(81);以及在与上述至少2个的导电体层的宽度方向交叉之方向,对向之一对的边中,被设置于相当于接近前述电子电路侧之边,被与前述电源配线以及前述接地配线之个个接续之各复数的取出电极(82.83)。13.如申请专利范围第1项记载之半导体电路装置,其中前述电子电路为:包含被接续于前述传送线路,由前述传送线路接受电源电压之电晶体,信号线被接续之电晶体闸极电路(50);以及一种被串联接续于上述电晶体闸极电路的电源侧与上述传送线路之间的电阻元件,在设上述电晶体之导通电阻为Ron、上述信号线的特性阻抗为Z0.上述电阻元件之电阻値为Rps时,满足Ron+Rp,s=Z0地,Rps之値被设定之电阻元件(51)。14.一种半导体电路装置,其特征为包含:由具有指定的粗细之电源配线以及具有与此电源配线实质上相等粗细,被与此电源配线电气地分离而且以与此电源配线重叠之状态被配置形成之接地配线所形成之传送线路(22);以及分别具有电流通路,个别的电流通路的一端被接续于上述传送线路的电源配线之复数的电晶体(Q1.Q2);以及被接续于上述复数的电晶体之个别的电流通路的另一端之复数的信号线(24-1.24-2)。15.如申请专利范围第14项记载之半导体电路装置,其中在设前述复数的信号线的条数为N、前述复数的各信号线之特性阻抗分别为Z0之情形,由前述电源配线以及接地配线所形成之前述传送线路的特性阻抗Z0ps与Z0/N实质上相等或比其还低。16.如申请专利范围第14项记载之半导体电路装置,其中前述电源配线以及前述接地配线分别系由导电体所形成之配线层所形成,前述电源配线以及前述接地配线的前述粗细实质上为前述各配线层之配线宽。17.如申请专利范围第14项记载之半导体电路装置,其中由前述电源配线以及前述接地配线所形成之前述传送线路系被形成在半导体积体电路晶片。18.如申请专利范围第14项记载之半导体电路装置,其中由前述电源配线以及前述接地配线所形成之前述传送线路系被形成在配线板。19.如申请专利范围第14项记载之半导体电路装置,其中由前述电源配线以及前述接地配线所形成之前述传送线路至其之末端为止,具有电源以及接地对传送线路的构造。20.如申请专利范围第14项记载之半导体电路装置,其中进而包含:被接续于前述复数的电晶体之各一端的附近,具有被供给于前述复数的电晶体之电荷量的数倍至数十倍之电荷量之旁路电晶体(26)。21.如申请专利范围第20项记载之半导体电路装置,其中前述旁路电容器被接续于前述传送线路的中途。22.如申请专利范围第21项记载之半导体电路装置,其中前述旁路电容器系形成前述传送线路的一部份。23.如申请专利范围第20项记载之半导体电路装置,其中前述旁路电容器包含:具有接近形成前述电源配线以及前述接地配线之前述各配线层的配线宽幅之配线宽度,透过绝缘体层相互重叠而被形成之至少2个之平板状的导电体层(81);以及被设置于在与上述至少2个的导电体层的宽度方向交叉之方向对向之一对的边之各边,被与前述电源配线以及前述接地配线之个个接续之各复数的取出电极(82.83)。图式简单说明:图1A-图1C系显示说明本发明之原理用之电路模型图。图2系显示使用说明被显示于图1A之电路模型之电荷密度的变化状态用之储桶、阀以及管路之管线的模型图。图3A以及图3B系进而概念地显示图2之模型之模型图。图4系以使用储桶、管路以及阀之管线的模型概念地显示本发明之半导体电路装置。图5系显示相当于图4之管线之电子电路图。图6系例示图5之电路中,信号线为2条之情形的电路图。图7系显示图6的电路中,就接续旁路电容器之位置与各电路点之电压以及电流的关系,进行模拟之电路的构成图。图8A-图8D系藉由图7之电路显示进行模拟之结果的波形图。图9系图6之电路中,旁路电容器的接续位置被变更之电路图。图10系显示于电晶体闸极电路的电源以及接地对配线的电源供给部插入电阻之电路例图。图11系将本发明实施于包含LSI晶片以及封装之半导体电路装置的第1实施例之平面图。图12系显示依据本发明之第2实施例之LSI晶片内的接收器以及驱动器周边的构成的平面图。图13系图12之剖面图。图14系显示在图11之半导体电路装置被使用之旁路电容器的详细构成之斜视图。图15系模型地显示图14之电容器的1个的导电体层之电荷的流动样子图。图16系模型地显示图14之电容器的1对的电源层以及接地层之电荷的流动样子图。图17系显示在图11之半导体电路装置被使用之旁路电容器的其它的构成之剖面图。图18系将本发明实施于包含LSI晶片以及封装之半导体电路装置的第3实施例之平面图。图19系显示在图18之半导体电路装置被使用之旁路电容器的详细构成之斜视图。图20系显示图19之旁路电容器与电源以及接地对配线之接续状态之电路图。图21系模型地显示图19之电容器的1个的导电体层之电荷的流动样子图。图22系模型地显示图19之电容器的1对的电源层以及接地层之电荷的流动样子图。图23系图20之电路的等效电路图。图24系模型地显示图23之电路的电源电压的传达方法图。图25系将本发明实施于包含LSI以及封装之半导体电路装置之第4实施例之平面图。 |
