首页 产品 黄页 商标 征信
会员服务 注册 登录 
全部
 |
企业名
 |
法人/股东/高管
 |
品牌/产品
 |
地址
 |
经营范围
发明名称 INTEGRATED CIRCUIT WITH DELAY EVALUATION CIRCUIT
摘要
申请公布号 JPH1073642(A) 申请公布日期 1998.03.17
申请号 JP19960229888 申请日期 1996.08.30
申请人 FUJITSU LTD 发明人 KANEKO YOSHIAKI
分类号 G01R31/319;G01R31/28;H01L21/822;H01L27/04;(IPC1-7):G01R31/28 主分类号 G01R31/319
代理机构 代理人
主权项
地址
您可能感兴趣的专利
©  2024 传众  czvv.com