| 主权项 |
1.一种沟渠电容的监测方法,该监测方法包含有下列步骤:提供一半导体基底,且该半导体基底上定义有至少一记忆体阵列区(memory array)以及至少一测试区(testkey);分别于该记忆体阵列区形成复数个深沟渠以及该测试区中形成一延伸状深沟渠;于各该深沟渠及该延伸状深沟渠之下沟渠区分别形成一电容;于各该深沟渠及该延伸状深沟渠之上沟渠区侧壁以及该电容顶部分别形成一氧化层;于各该深沟渠及该延伸状深沟渠之上沟渠区中分别形成一多晶矽;蚀刻该深沟渠及该延伸状深沟渠内之部分该多晶矽,以于该延伸状深沟渠之两端分别形成二测试垫(test pad);以及利用该二测试垫来测量该多晶矽之电阻値。2.如申请范围第1项所述之监测方法,其中该监测方法在于各该深沟渠及该延伸状深沟渠之上沟渠区侧壁以及该电容顶部分别形成该氧化层之后,另进行下列步骤:对该氧化层进行一乾蚀刻,形成颈氧化层;于各该深沟渠及该延伸状深沟渠内形成该多晶矽,覆盖并电连接该电容之上电极;蚀刻部分之该多晶矽,以于该延伸状深沟渠之至少一端形成一测试垫;于该半导体基底中形成至少一掺杂导线,电连接该电容之下电极;以及利用该掺杂导线与该测试垫来测量该沟渠电容之电容値。3.如申请范围第1项所述之监测方法,其中形成该电容之方法另包含有:掺杂各该深沟渠及该延伸状深沟渠,并于各该深沟渠及该延伸状深沟渠下部之该半导体基底中形成一埋入扩散电极;于各该深沟渠及该延伸状深沟渠内壁上形成一电容介电层;以及于各该深沟渠及该延伸状深沟渠内填入一掺杂多晶矽层。4.如申请范围第3项所述之监测方法,其中该埋入扩散电极的方法系利用掺杂砷矽玻璃(ASG)扩散技术。5.如申请范围第3项所述之监测方法,其中该电容介电层系为一氧化-氮化-氧化(ONO)介电层。6.如申请范围第1项所述之监测方法,其中该半导体基底系为一产品晶圆。7.如申请范围第6项所述之监测方法,其中该测试区系设于该产品晶圆之切割道中。8.如申请范围第6项所述之监测方法,其中该测试区系设于该产品晶圆之记忆体阵列区中。9.如申请范围第1项所述之监测方法,其中该延伸状深沟渠可于该测试区内弯曲延伸一不等距离。图式简单说明:第1图及第2图为习知制作沟渠电容之步骤。第3图为本发明第一实施例之沟渠电容剖面图。第4图为本发明第一实施例之延伸状沟渠电容上视图。第5图为本发明第二实施例之延伸状沟渠电容上视图。第6图为本发明第三实施例之沟渠电容剖面图。 |
