发明名称 Process and arrangement for the investigation of phase variations of a reference input signal of a phase locked loop
摘要
申请公布号 EP0715412(B1) 申请公布日期 1998.01.28
申请号 EP19950117864 申请日期 1995.11.13
申请人 SIEMENS AKTIENGESELLSCHAFT 发明人 DIETRICH, WERNER, DIPL.-ING.;JENKNER, CHRISTIAN, DIPL.-ING.
分类号 H03L7/08;H03L7/14;H03L7/18;(IPC1-7):H03L7/08 主分类号 H03L7/08
代理机构 代理人
主权项
地址