发明名称 | 半导体器件的制造方法 | ||
摘要 | 一种制造半导体器件的方法,该半导体器件有P型发射极层、N型基极层、P型收集极层、P收集极接触层以及氧化物隔离层,该方法包括下列步骤:在衬底上形成氮化物膜形成氧化物隔离层;形成P型收集极层;形成收集极接触-基极防止漏电层;形成N型基层;以及形成P型收集极接触层并形成P型发射极层。其中,杂质浓度高于P型收集极层的收集极接触-基极间防止漏电层形成在P型收集极层与氧化物隔离层相接触的区域内,以防止漏电。 | ||
申请公布号 | CN1171626A | 申请公布日期 | 1998.01.28 |
申请号 | CN97101032.3 | 申请日期 | 1994.03.26 |
申请人 | 松下电器产业株式会社 | 发明人 | 平井健裕;田中光男;堀敦;下村浩;堀川良彦 |
分类号 | H01L21/822;H01L21/8222;H01L21/76;H01L21/331 | 主分类号 | H01L21/822 |
代理机构 | 中国国际贸易促进委员会专利商标事务所 | 代理人 | 王以平 |
主权项 | 1.一种制造的半导体器件的方法,该器件含有一个P型发射极层、一个N型基极层、一个P型收集极层、一个P型收集极接触层以及一个氧化物隔离层,其特征在于包含下列步骤:步骤(1)在一个P型衬底的表面上形成一个氮化物膜,使氮化物膜覆盖住形成在所述半导体衬底内的有源区;步骤(2)用所述氮化物膜作为掩模,选择性地氧化所述有源区以外的区域,以形成所述氧化物隔离层;步骤(3)在所述半导体衬底上形成一个有特定结构的下层膜和一个上层抗蚀剂图形,并用所述下层膜和上层抗蚀剂图形作为掩模,形成所述P型收集极层,使所述P型收集极层至少有一部分与上述氧化隔离层相接触;步骤(4)采用所述氧化物隔离层和下层膜作为掩模,在所述P型收集极层至少有一部分与所述氧化物隔离层相接触的区域内,形成一个收集接触-基极间防止漏电层,以防止在所述P型收集极接触层和所述N型基极层之间产生漏电流,所述收集极接触-基极间防止漏电层的杂质浓度高于所述P型收集极层的杂质浓度;步骤(5)在所述P型收集极层表面侧不存在所述P型收集极接触层的区域内,形成所述N型基极层;以及步骤(6)在所述P型收集极层的表面区域内形成所述P型收集极接触层,同时在所述N型基极层的表面侧形成所述P型发射极层。 | ||
地址 | 日本大阪 |