| 主权项 |
1.一种密码模组安全检查之自我测试机制,能使各种以模乘法运算为基础之密码元件,在送出信息前检查核对相关资讯,以确保输出之资料正确无误,其包括:一密码检查装置;以及一稽核装置;其中上述密码检查装置,包括:一检查单元,其接收一明文M以及一自上述密码元件所读取之秘密金匙d,利用上述秘密金匙d对上述明文M进行不同之加密动作,而同时产生一互相关连之密文CN和一检查资料CNR;一核算单元,其亦接收上述秘密金匙d及上述明文M,以产生出一核算资料CR;一比较单元,用以比较上述检查资料CNR及上述核算资料CR;以及一检查输出单元,其依据上述比较单元之比较结果而动作,若相等则会输出上述密文CN ;否则输出一指示错误发生之警告讯号;而上述稽核装置包括:一验证单元,其接收上述秘密金匙d,上述明文M,一自上述密码元件所读取之随机乱数V以及一验证资料SV,利用上述秘密金匙d、上述明文M、和上述随机乱数V而得一待验资料T,再比较上述验证资料SV与上述待验资料T;一输出单元,其接收上述检查输出单元所输出之密文CN,再依据上述验证资料SV与上述待验资料T之比较结果而动作,若结果相等,则输出上述密文CN,亦即惟有当上述检查资料CNR等于上述核算资CR,且上述验证资料SV等于上述待验资料T,则上述密文CN才得以输出。2.如申请专利范围第1项所述之测试机制,其中上述检查单元系应用上述明文M、上述秘密金匙d、一第一模数N、和一第二模数R分别进行包括模指数运算(modularexponentiation)等特定运算之加密动作,而同时分别获得上述密文CN和检查资料CNR,其中上述密文CN系由Md(modN)计算而得,而上述检查资料CNR之値与Md(modR)之値相等,mod表示模运算符号。3.如申请专利范围第2项所述之测试机制,其中上述密文CN和检查资料CNR两者具有关连性,亦即上述密文CN结果之正误将会影响上述检查资料CNR结果之正误。4.如申请专利范围第1.2项所述之测试机制,其中上述核算单元系应用上述明文M、上述秘密金匙d、和上述第二模数R进行模指数程序,而获得上述核算资料CR,其中上述核算资料CR系由Md(modR)而得,且上述核算资料CR之运算结果与上述CN或CNR之运算结果不具关连性,且其程序方法不同于上述CNR之方法。5.如申请专利范围第2项所述之测试机制,其中上述第一模数N与第二模数R均为正整数,且N远大于R。6.如申请专利范围第4项所述之测试机制,其中上述第二模数R可为2k1之型式,k为正整数。7.如申请专利范围第1.2项所述之测试机制,其中上述验证资料SV之预设値为Vd(modN),而上述待验资料T系由上述验证单位接收上述随机乱数V、上述明文M、和上述秘密金匙d后经由Vd(modN)计算而得。8.一种密码模组安全检查之自我测试机制,为一密码检查装置,能使各种以模乘法运算为基础之密码元件,在送出信息前检查核对相关资讯,以确保输出之资料无误,其包括:一检查单元,其接收一明文M以及一自上述密码元件所读取之秘密金匙d,利用上述秘密金匙d对上述明文M进行不同之加密动作,而同时产生一互相关连之密文CN和一检查资料CNR;一核算单元,其亦接收上述秘密金匙d及上述明文M,以产生出一核算资料CR;一比较单元,用以比较上述检查资料CNR及上述核算资料CR;以及一检查输出单元,其依据上述比较单元之比较结果而动作,若相等则会输出上述密文CN。9.如申请专利范围第8项所述之测试机制,其中上述检查单元系应用上述明文M、上述秘密金匙d、一第一模数N、和一第二模数R分别进行包括模指数运算等特定运算之加密动作,而同时分别获得上述密文CN和检查资料CNR,其中上述密文CN系由Md(modN)计算而得,而上述检查资料CNR之値与Md(modR)之値相等,mod表示模运算符号。10.如申请专利范围第9项所述之测试机制,其中上述密文CN和检查资料CNR两者具有关连性,亦即上述密文CN之结果之正误将会影响上述检查资料CNR结果之正误。11.如申请专利范围第8.9项所述之测试机制,其中上述核算单元系应用上述明文M、上述秘密金匙d、和上述第二模数R进行模指数程序,而获得上述核算资料CR,其中上述核算资料CR系由Md(modR)计算而得,且上述核算资料CR之结果与上述CN或CNR之结果不具关连性。12.如申请专利范围第9项所述之测试机制,其中上述第一模数N与第二模数R为正整数,且N大于R。13.如申请专利范围第11项所述之测试机制,其中上述第二模数R可为2k1之型式,k为正整数。14.如申请专利范围第8项所述之测试机制,更可将上述密码元件上所存之上述秘密金匙,以附加位元之方式,加上错误更正/侦测码,而在读取密码元件上之资料时,同时检验之以防止基于记忆体错误之故障攻击法。图示简单说明:第一图系表示依据本发明之密码模组安全检查之自我测试机制之系统方块图。第二图系表示第一图测试机制中密码检查装置之系统方块图。第三图系表示依据本发明之检查单元之一种可能的演算流程图。 |
