| 摘要 |
<p>Es wird ein Taktsignalgenerator beschrieben, durch welchen aus einem Eingangs-Taktsignal (CLK) unter Verschiebung von dessen steigenden und/oder fallenden Flanken mit Hilfe von Verzögerungsstufen (140; 240, 290) ein erstes (PHI1) und/oder ein zweites (PHI2) Ausgangs-Taktsignal generierbar sind. Der beschriebene Taktsignalgenerator zeichnet sich dadurch aus, daß eine Verzögerungsstufe mehrere parallel verschaltete, unterschiedlich lang verzögernde Verzögerungsglieder (141 bis 145; 241 bis 245, 291 bis 295) und eine Auswahleinrichtung (145; 245, 295) aufweist, über welche bestimmbar ist, welches der Ausgangssignale der Verzögerungsglieder als Ausgangssignal der Verzögerungsstufe ausgegeben werden soll.</p> |
