发明名称 半导体集成电路试验装置
摘要 一种半导体集成电路试验装置,主机架为横向长的箱状体,其高度接近晶片检测器;两台晶片检测器在主机架的前侧横向并列配置;两条输出轴分别通过联轴器安装于一台旋转驱动装置上;测试头安装在各输出轴上;旋转驱动装置在其上部的后段装载于主机架的上面的状态下被设置于主机架的前面;安装在输出轴上的各测试头处在与对应的晶片检测器的触头部相对的位置,在和主机架的上部位置之间旋转驱动,其目的在于减少设置面积,降低成本。
申请公布号 CN1164762A 申请公布日期 1997.11.12
申请号 CN97109580.9 申请日期 1997.02.27
申请人 株式会社爱德万测试 发明人 菅和成
分类号 H01L21/66 主分类号 H01L21/66
代理机构 柳沈知识产权律师事务所 代理人 马莹
主权项 1.一种半导体集成电路试验装置,包括:主机架,具有容纳用于进行被试验的半导体集成电路的电测试的IC测试部的箱状形状;测试头,支持通过电缆与所述IC测试部连接的触头在一面露出,在所述触头露出面向下的姿态和向上姿态之间转换;驱动装置,转换所述测试头的姿态;晶片检测器,与所述主机架相邻设置,其上面具有在所述测试头的触头露出面转换为向下姿态时与此触头接触的触头部,而且内部具有输送未封装的被试验的半导体集成电路的装置,由所述输送装置输送的被试验的半导体集成电路的端子与所述触头部电连接,可以由所述IC测试部实施测试;其特征在于,所述主机架的高度接近所述晶片检测器的高度;所述测试头被所述驱动装置转换姿态,使得其触头与所述晶片检测器的触头部接触时,所述露出面呈向下姿态或呈向上姿态时,处于所述主机架的上部位置。
地址 日本东京都